【正文】 為此貼甚是經(jīng)典，與大家分享一下： 主頻也叫時(shí)鐘頻率，單位是 MHz，用來(lái)表示 CPU 的運(yùn)算速度。 當(dāng)然，主頻和實(shí)際的運(yùn)算速度是有關(guān)的，只能說(shuō)主頻僅僅是 CPU 性能 表現(xiàn)的一個(gè)方面，而不代表 CPU 的整體性能。 (FSB)頻率 前端總線 (FSB)頻率 (即總線頻率 )是直接影響 CPU 與內(nèi)存 直接數(shù)據(jù)交換速度。但隨著處理器性能不斷提高同時(shí)給系統(tǒng)架 構(gòu)帶來(lái)了很多問(wèn)題。字長(zhǎng)的長(zhǎng)度是不固定的，對(duì)于不同的 CPU、字長(zhǎng)的長(zhǎng)度也不一樣。實(shí)際工作時(shí)， CPU往往需要重復(fù)讀取同樣的數(shù)據(jù)塊，而緩存容量的增大，可以大幅度提升 CPU 內(nèi)部讀取數(shù)據(jù)的命中率，而不用再到內(nèi)存或者硬盤上尋找，以此提高系統(tǒng)性能。 L3 Cache(三級(jí)緩存 )，分為兩種，早期的是外置，現(xiàn)在的都是內(nèi)置的。后來(lái)使用 L3 緩存的是英特爾為服務(wù)器市場(chǎng)所推出的 Itanium處理器。 SSE3指令集也是目前規(guī)模最小的指令集，此前 MMX包含有 57條命令， SSE包含有 50條命令， SSE2包含有 144 條命令， SSE3包含有 13條命令。現(xiàn)在主要的 180nm、 130nm、 90nm。 X86 指令集是 Intel為其第一塊 16 位 CPU(i8086)專門開發(fā)的， IBM1981 年推出的世界第一臺(tái) PC 機(jī)中的 CPU—i8088(i8086簡(jiǎn)化版 )使用的也是 X86指令，同時(shí)電腦中為提高浮點(diǎn)數(shù)據(jù)處理能力而增加了 X87 芯片，以后就將 X86 指令集和 X87指令集統(tǒng)稱為 X86 指令集。基于上述原因，20世紀(jì) 80年代 RISC 型 CPU 誕生了，相對(duì)于 CISC 型 CPU ,RISC 型 CPU 不僅精簡(jiǎn)了指令系統(tǒng)，還采用了一種叫做 “超標(biāo)量和超流水 線結(jié)構(gòu) ”，大大增加了并行處理能力。 目前，在中高檔服務(wù)器中采用 RISC 指令的 CPU 主要有以下幾類： PowerPC 處理器、 SPARC 處理器、 PARISC 處理器、 MIPS處理器、 Alpha處理器。突破了傳統(tǒng) IA32 架構(gòu)的許多限制，在數(shù)據(jù)的處理能力，系統(tǒng)的穩(wěn)定性、安全性、可用性、可觀理性等方面獲得了突破性的提高。 AMD充分考慮顧客的需求，加強(qiáng) x86 指令集的功能，使這套指令集可同時(shí)支持 64 位的運(yùn)算模式，因此 AMD把它們的結(jié)構(gòu)稱之為 x8664。 Intel的 EM64T支持 64位 submode，和 AMD的 X8664技術(shù)類似，采用 64位的線性平面尋址，加入 8個(gè)新的通用寄存器（ GPRs），還增加 8個(gè)寄存器支持 SSE指令。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。 CPU封裝是采用特定的材 料將 CPU芯片或 CPU模塊固化在其中以防損壞的保護(hù)措施，一般必須在封裝后 CPU 才能交付用戶使用。多線程技術(shù)則可以為高速的運(yùn)算核 心準(zhǔn)備更多的待處理數(shù)據(jù)，減少運(yùn)算核心的閑置時(shí)間。目前， IBM 的 Power 4 芯片和 Sun的 MAJC5200 芯片都采用了 CMP 結(jié)構(gòu)。也有少數(shù)是 16 路的。 Intel 多處理規(guī)范的核心就是高級(jí)可編程中斷控制器（ Advanced Programmable Interrupt ControllersAPICs）的使用；再次，相同的產(chǎn)品型號(hào)，同樣類型的 CPU 核心，完全相同的運(yùn)行頻率；最后，盡可能保持相同的產(chǎn)品序列編號(hào)，因?yàn)閮蓚€(gè)生產(chǎn)批次的 CPU 作為雙 處理器運(yùn)行的時(shí)候，有可能會(huì)發(fā)生一顆 CPU負(fù)擔(dān)過(guò)高，而另一顆負(fù)擔(dān)很少的情況，無(wú)法發(fā)揮最大性能，更糟糕的是可能導(dǎo)致死機(jī)。這樣將根據(jù)個(gè)電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。 。分枝技術(shù)：（ branch）指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無(wú)條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再?zèng)Q定是否按原先順序進(jìn)行。在 NUMA中， Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。在高性能服務(wù)器和工作站級(jí)主板架構(gòu)中最為常見(jiàn)，像 UNIX服務(wù)器可支持最多 256個(gè) CPU 的系統(tǒng)。 2020年下半年， Intel和 AMD的新型處理器也將融入 CMP 結(jié)構(gòu)。 Intel從 3.06GHz Pentium 4 開始，所有處理器都將支持 SMT 技術(shù)?，F(xiàn)在還有 PLGA(Plastic Land Grid Array)、 OLGA(Organic Land Grid Array)等封裝技術(shù)。經(jīng)典奔騰每條整數(shù)流水線都分為四級(jí)流水，即指令預(yù)取、譯碼、執(zhí)行、寫回結(jié)果，浮點(diǎn)流水又分為八級(jí)流水。 IA32E將由 2 個(gè) submode組成： 64位 submode和 32位 submode，同 AMD64一樣是向下兼容的。原來(lái)的寄存器諸如 EAX、 EBX也由 32位擴(kuò)張至 64位。這個(gè)解碼器并不是最有效率的解碼器，也不是運(yùn)行 x86 代碼的最好途徑（最好的途徑是直接在 x86 處理器上運(yùn)行 x86代碼），因此 Itanium 和 Itanium2 在運(yùn)行 x86 應(yīng)用程序時(shí)候的性能非常糟糕。從理 論上說(shuō)， EPIC 體系設(shè)計(jì)的 CPU，在相同的主機(jī)配置下，處理 Windows的 應(yīng)用軟件 比基于 Unix 下的應(yīng)用軟件要好得多。它與傳統(tǒng)的 CISC(復(fù)雜指令集 )相對(duì)。由于 Intel X86 系列及其兼容 CPU（如 AMD Athlon MP、）都