3分鐘讓你成為cpu技術(shù)高手-資料下載頁(yè)
2025-08-12 17:58本頁(yè)面
【導(dǎo)讀】并稱“這18條背下來(lái)，沒(méi)人敢跟你忽悠CPU?！蔽覀冋J(rèn)為此貼甚是經(jīng)典，與大家分享。主頻也叫時(shí)鐘頻率，單位是MHz，用來(lái)表示CPU的運(yùn)算速度。很多人認(rèn)為主頻就決定著CPU的運(yùn)行速度，這不僅是個(gè)片面的，而且對(duì)于服務(wù)器來(lái)講，這個(gè)認(rèn)識(shí)也出現(xiàn)了偏差。至今，沒(méi)有一條確定的公式能夠?qū)崿F(xiàn)主頻和實(shí)際的運(yùn)算速度兩者之。從Intel的產(chǎn)品的發(fā)展趨勢(shì)，可以看出Intel很注重加強(qiáng)自身主頻的發(fā)展。像其他的處理器廠。家，有人曾經(jīng)拿過(guò)一快1G的全美達(dá)來(lái)做比較，它的運(yùn)行效率相當(dāng)于2G的Intel處理器。信號(hào)震蕩的速度。不代表CPU的整體性能。鎖住的）相信這點(diǎn)是很好理解的。但對(duì)于服務(wù)器CPU來(lái)講，超頻是絕對(duì)不允許的。以理解為CPU的外頻直接與內(nèi)存相連通，實(shí)現(xiàn)兩者間的同步運(yùn)行狀態(tài)。間內(nèi)處理字長(zhǎng)為32位的二進(jìn)制數(shù)據(jù)。制就可以表示，所以通常就將8位稱為一個(gè)字節(jié)。倍頻系數(shù)是指CPU主頻與外頻之間的相對(duì)比例關(guān)系。能方面仍然有顯著的提升。
【正文】 的 SMP（對(duì)稱多處理器）集成到同一芯片內(nèi)，各個(gè)處理器并行執(zhí)行不同的進(jìn)程。與 CMP 比較， SMT 處理器結(jié)構(gòu)的靈活性比較突出。但是，當(dāng)半導(dǎo)體工藝進(jìn)入 微米以后，線延時(shí)已經(jīng)超過(guò) 了門延遲，要求微處理器的設(shè)計(jì)通過(guò)劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來(lái)進(jìn)行。相比之下，由于 CMP結(jié)構(gòu)已經(jīng)被劃分成多個(gè)處理器核來(lái)設(shè)計(jì)，每個(gè)核都比較簡(jiǎn)單，有利于優(yōu)化設(shè)計(jì)，因此更有發(fā)展前途。目前， IBM 的 Power 4 芯片和 Sun的 MAJC5200 芯片都采用了 CMP 結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時(shí)簡(jiǎn)化多處理器系統(tǒng)設(shè)計(jì)的復(fù)雜度。 2020年下半年， Intel和 AMD的新型處理器也將融入 CMP 結(jié)構(gòu)。新安騰處理器開(kāi)發(fā)代碼為Montecito，采用雙核心設(shè)計(jì)，擁有最少 18MB片內(nèi) 緩存，采取 90nm工藝制造，它的設(shè)計(jì)絕對(duì)稱得上是對(duì)當(dāng)今芯片業(yè)的挑戰(zhàn)。它的每個(gè)單獨(dú)的核心都擁有獨(dú)立的 L1， L2 和 L3 cache，包含大約 10億支晶體管。 1 SMP SMP（ Symmetric MultiProcessing），對(duì)稱多處理結(jié)構(gòu)的簡(jiǎn)稱，是指在一個(gè)計(jì)算機(jī)上匯集了一組處理器 (多 CPU),各 CPU 之間共享內(nèi)存子系統(tǒng)以及總線結(jié)構(gòu)。在這種技術(shù)的支持下，一個(gè)服務(wù)器系統(tǒng)可以同時(shí)運(yùn)行多個(gè)處理器，并共享內(nèi)存和其他的主機(jī)資源。像雙至強(qiáng)，也就是我們所說(shuō)的二路，這是在對(duì)稱處理器系統(tǒng)中最常見(jiàn)的一種（至強(qiáng) MP 可以 支持到四路， AMD Opteron 可以支持 18 路）。也有少數(shù)是 16 路的。但是一般來(lái)講， SMP 結(jié)構(gòu)的機(jī)器可擴(kuò)展性較差，很難做到 100 個(gè)以上多處理器，常規(guī)的一般是 8個(gè)到 16個(gè)，不過(guò)這對(duì)于多數(shù)的用戶來(lái)說(shuō)已經(jīng)夠用了。在高性能服務(wù)器和工作站級(jí)主板架構(gòu)中最為常見(jiàn)，像 UNIX服務(wù)器可支持最多 256個(gè) CPU 的系統(tǒng)。 構(gòu)建一套 SMP 系統(tǒng)的必要條件是：支持 SMP 的 硬件 包括主板和 CPU；支持 SMP 的 系統(tǒng)平臺(tái)，再就是支持 SMP 的 應(yīng)用軟件 。 為了能夠使得 SMP系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持 SMP 系統(tǒng)，如 WINNT、 Linux、以及 UNIX等等 32位操作系統(tǒng)。即能夠進(jìn)行多任務(wù)和多線程處理。多任務(wù)是指操作系統(tǒng)能夠在同一時(shí)間讓不同的 CPU 完成不同的任務(wù)；多線程是指操作系統(tǒng)能 夠使得不同的 CPU 并行的完成同一個(gè)任務(wù)。 要組建 SMP 系統(tǒng)，對(duì)所選的 CPU 有很高的要求，首先、 CPU 內(nèi)部必須內(nèi)置 APIC（ Advanced Programmable Interrupt Controllers）單元。 Intel 多處理規(guī)范的核心就是高級(jí)可編程中斷控制器（ Advanced Programmable Interrupt ControllersAPICs）的使用；再次，相同的產(chǎn)品型號(hào)，同樣類型的 CPU 核心，完全相同的運(yùn)行頻率；最后，盡可能保持相同的產(chǎn)品序列編號(hào)，因?yàn)閮蓚€(gè)生產(chǎn)批次的 CPU 作為雙 處理器運(yùn)行的時(shí)候，有可能會(huì)發(fā)生一顆 CPU負(fù)擔(dān)過(guò)高，而另一顆負(fù)擔(dān)很少的情況，無(wú)法發(fā)揮最大性能，更糟糕的是可能導(dǎo)致死機(jī)。 1 NUMA 技術(shù) NUMA 即非一致訪問(wèn)分布共享存儲(chǔ)技術(shù)，它是由若干通過(guò)高速專用網(wǎng)絡(luò)連接起來(lái)的獨(dú)立節(jié)點(diǎn)構(gòu)成的系統(tǒng)，各個(gè)節(jié)點(diǎn)可以是單個(gè)的 CPU 或是 SMP系統(tǒng)。在 NUMA中， Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。圖 2 中是 Sequent公司 NUMA系統(tǒng)的例子。這里有 3 個(gè) SMP模塊用高速專用網(wǎng)絡(luò)聯(lián)起來(lái)，組成一個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)可以有 12個(gè) CPU。像 Sequent的系統(tǒng)最 多可以達(dá)到 64個(gè) CPU甚至 256 個(gè) CPU。顯然，這是在 SMP的基礎(chǔ)上，再用 NUMA 的技術(shù)加以擴(kuò)展，是這兩種技術(shù)的結(jié)合。 1亂序執(zhí)行技術(shù) 亂序執(zhí)行（ outoforderexecution），是指 CPU允許將多條指令不按程序規(guī)定的順序分開(kāi)發(fā)送給各相應(yīng)電路單元處理的技術(shù)。這樣將根據(jù)個(gè)電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。采用亂序執(zhí)行技術(shù)的目的是為了使 CPU 內(nèi)部 電路滿負(fù)荷運(yùn)轉(zhuǎn)并相應(yīng)提高了 CPU 的運(yùn)行程序的速度。分枝技術(shù)：（ branch）指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無(wú)條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再?zèng)Q定是否按原先順序進(jìn)行。 1 CPU 內(nèi)部的內(nèi)存控制器 許多應(yīng)用程序擁有更為復(fù)雜的讀取模式（幾乎是隨機(jī)地，特別是當(dāng) cache hit不可預(yù)測(cè)的時(shí)候），并且沒(méi)有有效地利用帶寬。典型的這類應(yīng)用程序就是業(yè)務(wù)處理軟件，即使擁有如亂序執(zhí)行（ out of order execution）這樣的 CPU 特性，也會(huì)受內(nèi)存延遲的限制。這樣 CPU必須得等 到運(yùn)算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令（無(wú)論這些數(shù)據(jù)來(lái)自 CPU cache還是主內(nèi)存系統(tǒng)）。當(dāng)前低段系統(tǒng)的內(nèi)存延遲大約是 120－ 150ns，而 CPU速度則達(dá)到了 3GHz以上，一次單獨(dú)的內(nèi)存請(qǐng)求可能會(huì)浪費(fèi) 200－ 300次 CPU循環(huán)。即使在緩存命中率（ cache hit rate）達(dá)到 99％的情況下， CPU 也可能會(huì)花 50％的時(shí)間來(lái)等待內(nèi)存請(qǐng)求的結(jié)束－ 比如因?yàn)閮?nèi)存延遲的緣故。
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1