3分鐘讓你成為cpu技術(shù)高手(參考版)
2024-08-25 17:58本頁面
【正文】 。當(dāng)前低段系統(tǒng)的內(nèi)存延遲大約是 120－ 150ns，而 CPU速度則達(dá)到了 3GHz以上，一次單獨(dú)的內(nèi)存請求可能會浪費(fèi) 200－ 300次 CPU循環(huán)。典型的這類應(yīng)用程序就是業(yè)務(wù)處理軟件，即使擁有如亂序執(zhí)行（ out of order execution）這樣的 CPU 特性，也會受內(nèi)存延遲的限制。分枝技術(shù)：（ branch）指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再決定是否按原先順序進(jìn)行。這樣將根據(jù)個(gè)電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。顯然，這是在 SMP的基礎(chǔ)上，再用 NUMA 的技術(shù)加以擴(kuò)展，是這兩種技術(shù)的結(jié)合。這里有 3 個(gè) SMP模塊用高速專用網(wǎng)絡(luò)聯(lián)起來，組成一個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)可以有 12個(gè) CPU。在 NUMA中， Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。 Intel 多處理規(guī)范的核心就是高級可編程中斷控制器（ Advanced Programmable Interrupt ControllersAPICs）的使用；再次，相同的產(chǎn)品型號，同樣類型的 CPU 核心，完全相同的運(yùn)行頻率；最后，盡可能保持相同的產(chǎn)品序列編號，因?yàn)閮蓚€(gè)生產(chǎn)批次的 CPU 作為雙 處理器運(yùn)行的時(shí)候，有可能會發(fā)生一顆 CPU負(fù)擔(dān)過高，而另一顆負(fù)擔(dān)很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導(dǎo)致死機(jī)。多任務(wù)是指操作系統(tǒng)能夠在同一時(shí)間讓不同的 CPU 完成不同的任務(wù)；多線程是指操作系統(tǒng)能 夠使得不同的 CPU 并行的完成同一個(gè)任務(wù)。 為了能夠使得 SMP系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持 SMP 系統(tǒng)，如 WINNT、 Linux、以及 UNIX等等 32位操作系統(tǒng)。在高性能服務(wù)器和工作站級主板架構(gòu)中最為常見，像 UNIX服務(wù)器可支持最多 256個(gè) CPU 的系統(tǒng)。也有少數(shù)是 16 路的。在這種技術(shù)的支持下，一個(gè)服務(wù)器系統(tǒng)可以同時(shí)運(yùn)行多個(gè)處理器，并共享內(nèi)存和其他的主機(jī)資源。它的每個(gè)單獨(dú)的核心都擁有獨(dú)立的 L1， L2 和 L3 cache，包含大約 10億支晶體管。 2020年下半年， Intel和 AMD的新型處理器也將融入 CMP 結(jié)構(gòu)。目前， IBM 的 Power 4 芯片和 Sun的 MAJC5200 芯片都采用了 CMP 結(jié)構(gòu)。但是，當(dāng)半導(dǎo)體工藝進(jìn)入 微米以后，線延時(shí)已經(jīng)超過 了門延遲，要求微處理器的設(shè)計(jì)通過劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來進(jìn)行。 CMP 是由美國斯坦福大學(xué)提出的，其思想是將大規(guī)模并行處理器中的 SMP（對稱多處理器）集成到同一芯片內(nèi)，各個(gè)處理器并行執(zhí)行不同的進(jìn)程。 Intel從 3.06GHz Pentium 4 開始，所有處理器都將支持 SMT 技術(shù)。多線程技術(shù)則可以為高速的運(yùn)算核 心準(zhǔn)備更多的待處理數(shù)據(jù)，減少運(yùn)算核心的閑置時(shí)間。當(dāng)沒有多個(gè)線程可用時(shí)， SMT處理器幾乎和傳統(tǒng)的寬發(fā)射超標(biāo)量處理器一樣。 1多線程 同時(shí)多線程 Simultaneous multithreading，簡稱 SMT?，F(xiàn)在還有 PLGA(Plastic Land Grid Array)、 OLGA(Organic Land Grid Array)等封裝技術(shù)。 CPU封裝是采用特定的材 料將 CPU芯片或 CPU模塊固化在其中以防損壞的保護(hù)措施，一般必須在封裝后 CPU 才能交付用戶使用。將流水線設(shè)計(jì)的步 (級 )越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的 CPU。而超流水線是通過細(xì)化流水、提高主頻，使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作，其實(shí)質(zhì)是以時(shí)間換取空間。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水，即指令預(yù)取、譯碼、執(zhí)行、寫回結(jié)果，浮點(diǎn)流水又分為八級流水。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。 標(biāo)量 在解釋超流水線與超標(biāo)量前，先了解流水線 (pipeline)。現(xiàn)在 Nocona處理器已經(jīng)加入了一些 64位技術(shù)， Intel 的 Pentium 4E處理器也支持 64位技術(shù)。 IA32E將由 2 個(gè) submode組成： 64位 submode和 32位 submode，同 AMD64一樣是向下兼容的。 Intel的 EM64T支持 64位 submode，和 AMD的 X8664技術(shù)類似，采用 64位的線性平面尋址，加入 8個(gè)新的通用寄存器（ GPRs），還增加 8個(gè)寄存器支持 SSE指令。該標(biāo)準(zhǔn)已經(jīng)被引進(jìn)在 AMD服務(wù)器處理器中的 Opteron處理器。寄存器數(shù)量的增加將帶來性能的提升。原來的寄存器諸如 EAX、 EBX也由 32位擴(kuò)張至 64位。 AMD充分考慮顧客的需求，加強(qiáng) x86 指令集的功能，使這套指令集可同時(shí)支持 64 位的運(yùn)算模式，因此 AMD把它們的結(jié)構(gòu)稱之為 x8664。這樣，指令中有 “直接執(zhí)行 ”和 “轉(zhuǎn)換執(zhí)行 ”的區(qū)別，其指令字段是 8位或 32位，可以避免字段過長。 （ 4） X8664 （ AMD64 / EM64T） AMD公司設(shè)計(jì)，可以在同一時(shí)間內(nèi)處理 64位的整數(shù)運(yùn)算，并兼容于 X8632 架構(gòu)。這個(gè)解碼器并不是最有效率的解碼器，也不是運(yùn)行 x86 代碼的最好途徑（最好的途徑是直接在 x86 處理器上運(yùn)行 x86代碼），因此 Itanium 和 Itanium2 在運(yùn)行
高考資料相關(guān)推薦
鄂ICP備17016276號-1