【正文】 C 設(shè)計(jì)領(lǐng)域已展開激烈競(jìng)爭(zhēng)。 SoC 品種日益繁多，在關(guān)注面積、延遲、功耗的基礎(chǔ)上，設(shè)計(jì)目標(biāo)在向高成品率、高可靠性、低 EMI 噪聲、低成本、高易用性等方面轉(zhuǎn)移，這將使系統(tǒng)級(jí) 集成能力快速發(fā)展。 IP 核可復(fù)用的研究重點(diǎn)是開發(fā)適應(yīng)多種總線接口的規(guī)范和可測(cè)試性一體化，以盡量少的外包和測(cè)試向量，達(dá)到復(fù)用目的。尤其對(duì)時(shí)序預(yù)算如何分級(jí)、分解，關(guān)鍵路徑的特殊約束的研究，要求研究人員具有深厚的系統(tǒng)背景知識(shí)。降低功耗要從 SoC 多層次立體角度研究電路實(shí)現(xiàn)工藝、輸入向量控制（ IVC14）技術(shù)、多電壓技術(shù)、功耗管理技術(shù)以及軟件（算法）低功耗利用技術(shù)等多方面綜合解決問題。XPP 具有自動(dòng)重構(gòu)流和處理數(shù)據(jù)流，突破了傳統(tǒng)的馮 .諾依曼指令流模式 。 SoC設(shè)計(jì)者通過重用證明了的 IP 核，不僅利用了最新工藝技術(shù)優(yōu)勢(shì)，而且減少了開發(fā)周期和風(fēng)險(xiǎn)。這一類型中按照其指令流和數(shù)據(jù)流的控制情況又可分為 SISD(單指令流 單數(shù)據(jù)流 )、 SIMD(單指令流 多數(shù)據(jù)流 )、 MISD(多指令流 單數(shù)據(jù)流 )和 MIMD(多指令流 圖 3 L*BUS 總線架構(gòu)圖 多數(shù)據(jù)流 )等四種體系結(jié)構(gòu)，以靈活適應(yīng)各種應(yīng)用中不同算法的需求。 第三種是基于構(gòu)令流計(jì)算的體系結(jié)構(gòu)，以粗粒度的 FPGA 芯片為載體的 SoC 采用粗粒度的變件 (Morphwave)可動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)體系結(jié)構(gòu)設(shè)計(jì)的硬件形式 [9] 。 不論是 CSoC、 SoPC 還是 ASIC SoC，與計(jì)算機(jī)學(xué)科、微電子學(xué)、材料與工藝學(xué)、電子通信等日益關(guān)聯(lián)，它們的交叉學(xué)科發(fā)展為 SoC 的技術(shù)發(fā)展提供了強(qiáng)有力的支持。 SoC 推動(dòng)計(jì)算機(jī)體系結(jié)構(gòu)發(fā)展 SoC 技術(shù)發(fā)展與市場(chǎng)需求緊密相關(guān) 。 SoC 將嵌入 32 位、 64 位 RISC24芯片 或 數(shù)字 信號(hào)處理 芯片（ DSP25）等 增強(qiáng)型 處理 器件， 同時(shí) 支持嵌入式 RTOS26發(fā)展， 采用實(shí)時(shí)多任務(wù)編程技術(shù)和交叉開發(fā)工具技術(shù)來控制功能復(fù)雜性， 繼承和發(fā)展計(jì)算機(jī)處理器技術(shù)。它的發(fā)展已離不開計(jì)算機(jī)學(xué)科、微電子學(xué)、材料與工藝學(xué)、電子通信等領(lǐng)域的技術(shù)支持，新技術(shù)新產(chǎn)品會(huì)不斷涌現(xiàn)，需求不斷牽引對(duì) SoC 做更深入的研究。 5 結(jié)束語 面對(duì)集成電路向 SoC 的轉(zhuǎn)型，我國(guó)實(shí)現(xiàn)集成電路設(shè)計(jì)業(yè)跨越式發(fā)展的一 個(gè)歷史機(jī)遇正在來臨 。 應(yīng)該加強(qiáng) 吸收與培養(yǎng) 各相關(guān) 領(lǐng)域， 如光、機(jī)、電等學(xué)科的人才，不斷 改 善 SoC 研究 隊(duì)伍 組織結(jié)構(gòu)，加強(qiáng) 跨學(xué)科的 SoC 綜合技術(shù)研討 ，積極 溝通觀念、信息與技術(shù) ，通過跨 學(xué)科的相互交融 ，從戰(zhàn)略高度培養(yǎng) SoC 復(fù)合型人才。但在實(shí)際應(yīng)用中，對(duì)微小型化和系統(tǒng)集成技術(shù)不斷提出新的更高需 求，發(fā)展 集微型機(jī)構(gòu)、微型傳感器、微型執(zhí)行器、信號(hào)處理和控制及通訊接口電路、能源 23 Graphical User Interface 圖形用戶界面 24 Reduced Instruction Set Computer 精簡(jiǎn)指令集計(jì)算 25 Digital Signal Processing 數(shù)字信號(hào)處理 26 Real Time Operating System 實(shí)時(shí)操作系統(tǒng) 等于一體的能完成特定功能的微系統(tǒng) 已經(jīng)提到議事日程，把微電子和微機(jī)械結(jié)合的 MEMS27將成為 SoC 發(fā)展的新基礎(chǔ) 。 SoC 在計(jì)算機(jī)體系結(jié)構(gòu)學(xué)科引領(lǐng)下，將迎來新一輪技術(shù)大發(fā)展， 以嵌入式系統(tǒng) 應(yīng)用 為核心，集軟、硬件于一體，并 在系統(tǒng) 集成 中 追求產(chǎn)品系統(tǒng)最大包容 性。在 SoC 的銷售額中通信類、計(jì)算機(jī)類和消費(fèi)類占 80%以上，消費(fèi)類所占比重在不斷 增長(zhǎng)。 通用計(jì)算機(jī)的微小型化，為 SoC 技術(shù)發(fā)展提供了源泉 。 SoC 的分類模型 根據(jù)前述的 SoC 體系結(jié)構(gòu)的分類原則，我們?cè)谥噶盍?、?shù)據(jù)流和構(gòu)令流等概念基礎(chǔ)上，分別對(duì)應(yīng) I（ Instruction Stream Architecture指令流體系結(jié)構(gòu)）軸、 D（ Data Stream Architecture數(shù)據(jù)流體系結(jié)構(gòu)）軸和 C（ reConfiguration Stream Architecture構(gòu)令流體系結(jié)構(gòu)）軸，建立 CDI 體系結(jié)構(gòu)分類模型（三維），如圖 4 所示 。按數(shù)據(jù)流原理工作，比指令流效率要高，但靈活性要差一點(diǎn)。可喜的是國(guó)內(nèi)也有許多自主知識(shí)產(chǎn)權(quán)的總線架構(gòu)，如 L*BUS（中科院計(jì)算所，如圖 3 所示） ,C*BUS（蘇州國(guó)芯）等。 Triscend 公司 就選用了 CSoC 技術(shù)路線。 嵌入式軟件移植 /開發(fā) 主要研究開發(fā) SoC 的 BIOS15和嵌入式操作系統(tǒng)移植 /開發(fā)，要支 持多任務(wù)， 要使 程序開發(fā)變得更加容易，系統(tǒng)的穩(wěn)定性、可靠性得到 更好 提高 ，要 便于維護(hù)，易讀易懂 ，要具有安全性好、健壯性強(qiáng)、代碼執(zhí)行效率高等特點(diǎn)。 SoC 驗(yàn)證技術(shù) 主要分 IP 核驗(yàn)證、 IP 核與總線接口兼容性驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證等三個(gè)層次，包括設(shè)計(jì)概念驗(yàn)證、設(shè)計(jì)實(shí)現(xiàn)驗(yàn)證、設(shè)計(jì)性能驗(yàn)證、故障模擬、芯片測(cè)試等；從驗(yàn)證類型分，有兼容性測(cè)試、邊角測(cè)試、隨機(jī)測(cè)試、真實(shí)碼測(cè)試、回歸（ Regression）測(cè)試和斷言驗(yàn)證等。 可靠性設(shè)計(jì)技術(shù) 由于 SoC 由多級(jí)總線組成，每一總線上含有多個(gè)設(shè)備（ IP 核 ） ,如何確保整個(gè)芯片能正常運(yùn)轉(zhuǎn)十分重要，必須考慮防“死鎖”機(jī)制和“解鎖”機(jī)制，即使某一設(shè)備（ IP 核 ） 癱瘓了，不致影響整個(gè)芯片其他功能發(fā)揮。 2 SoC 研究?jī)?nèi)容 盡管 SoC 沿 CSoC、 SoPC、 ASIC SoC 這三個(gè)方向發(fā)展，但最具挑戰(zhàn)性的還是 ASIC