eda技術在航空設備綜合智能檢測儀中的應用-文庫吧在線文庫
【正文】 en33:in std_logic。139。039。 end if。 entity cb1_8 is port (clk,en22:in std_logic。 then if en22=39。din2。 else dt2= ZZZZZZZZ。 entity c7_7 is port(clk:in std_logic。event and clk =39。 then if en77 =39。 end if。 use 。139。 else q=q(15 downto 0)amp。 then dt6=q(15 downto 0)。 a:in std_logic_vector(1 downto 0)。 when others=y=ZZZZ。然后分別是數據的并行輸入 din4_ din8_ din16_1 及串行輸入 din1_ din1_din1_16，經過仿真可以看到他們對應的輸出為 dout4_ dout8_1 、 dout16_1及 dout1_ dout1_ dout1_16。 我們通過 Quartus II系列的軟件的學習，初步了解和掌握 EDA 的基本內容及實用技術，實驗中得到了柴老師的傾心指導，獲益頗多，相信是人生的一筆寶貴的財富。由于各個小模塊原理都一樣，所以我們的硬件組裝比較簡單。 軟件仿真及分析 頂層模塊 每個小模塊編寫及調試好之后就可以將他們耦合在一起進行調試， 在頂層的原理圖編輯框中調出各個子模塊，然后將各個子模塊進行連線，生成最終的頂層原理圖，接下來對原理圖的功能形式進行綜合仿真。 begin sel=a。 end。 end if。 else if q(16)=39。 end entity。 end behav。 else if t 0000 then q(15 downto 1)=q(14 downto 0)。 end process。 end entity 。 圖 442 八位串轉并波形 17 十六位并轉串 原理和四位并轉串一樣，只是將四分頻器改為十六分頻器即可。 end process。039。 architecture one of cb1_8 is signal q:std_logic_vector(8 downto 0)。 8 位并行輸入，一位串行輸出仿真波形圖 —— 輸入為 10111111 圖 432 八位并轉串波形 八位串轉并 原理和四位串轉并基本一樣，只是 將輸入的數據改成了八位串行數據。 else if t = 000 then q=din3。 process(clk) begin if clk39。 architecture behave of c3_3 is signal t:std_logic_vector(2 downto 0)。實驗框圖如下： 圖 431 八位并轉串實驗框圖 部分程序代碼如下： library ieee。 process(q) begin if q(4)=39。 then q= 1110amp。 begin process(clk) begin if clk39。結構框圖如下： 4 位串行數據輸入 串并轉換器 4 位并行數據輸出 13 圖 421 四位串轉并實驗框圖 部分程序代碼如下： library ieee。 end if。event and clk = 39。//定義信號 t signal q:std_logic_vector(3 downto 0)。 use 。 經過認真的比較分析，我們選擇第二個方案。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。目前， 8 它在中國的應用多數是用在 FPGA/CPLD/EPLD 的設計中。修改后要重新走一遍流程。廠商也可能會提供便宜的但是編輯能力差的 FPGA。它是作為 專用集成電路 （ ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點?；蛟S新選擇與接口兼容的標準器件 ,但又可能會造成不滿足功能需要或成本要求等。 在實際編程是在 Quartus II上編寫及軟件上的調試，然后通過數據線的連接在實驗室上的系統(tǒng)箱進行硬件調試的。我們采用先進行 VHDL的設計輸入，然后進行波形仿真，最后在試驗箱上調試得到和軟件仿真一樣的結果。 隨著電子技術的發(fā)展 ,特別是專用集成電路 (ASIC)設計技術的日趨完善 ,數字化的電子自動化設計 (EDA)工具給電子設計帶來了巨大變革 ,尤其是硬件描述語言的出現 ,解決了傳統(tǒng)電路原理圖設計系統(tǒng)工程的諸多不便 。 目前以硬件描述語言（ Verilog 或 VHDL）所完成的電路設計，可以經過簡 單的綜合與布局，快速的燒錄至 FPGA 上進行測 試，是現代 IC 設計驗證的技術主流。因為這些芯片有比較差的可編輯能力，所以這些設計的開發(fā)是在普通的 FPGA 上完成的，然后將設計轉移到一個類似于 ASIC 的芯片上。有時修改的地方有 RTL 級描述、系統(tǒng)方案、約束和測試激勵等。當然在一些實力較為雄厚的單位，它也被用來 設計 主要用于描述數字系統(tǒng)的結構，行為，功能和接口。 圖 13 Quartus II 設計流程 9 圖 14 Quartus II 圖形用戶界面的功能 系統(tǒng)的設計要求及組成 系統(tǒng)的設計要求 EDA技術在航空設備綜合智能檢測儀中的應用， 航空設備綜合檢測儀必須有一個和所有設備均能相互連接的復用接口，通常該借口的控制電路由傳統(tǒng)的集成電路組成，因此帶來的體積大、成本高，可靠性差的特性。 實驗功能框圖 我們的最終的實驗功能框圖如下
研究報告相關推薦
鄂ICP備17016276號-1