【正文】 if。ARCHITECTURE a OF counter_4 IS BEGINPROCESS(rst,clk)variable temp:integer range 0 to 32。if(temp=4)thentemp:=0。三種花型分別是：（1）8路彩燈分成兩半，從左至右順次漸漸點亮，全亮后則全滅。entity fenpin2 isport(clk:in std_logic。 thenclkk1:= not clkk1。end mux21。end。end。beginif clk39。entity mux21 is port(a,b,s:in std_logic。entity color8 is port(clk,rst :in std_logic。end if。end。ponent color8 port(clk,rst :in std_logic。波形圖：六、實驗總結(jié)第四篇：彩燈控制器eda課程設(shè)計（定稿）目錄..............................................................3 .........................................................5 EDA技術(shù)介紹..................................................5 ..................................................5 3 Quartus II介紹..................................................8 Quartus II軟件介紹..........................................8 Quartus II軟件界面介紹......................................9 代碼輸入界面..............................................9 編譯界面..................................................9 波形仿真界面.............................................10 4 系統(tǒng)設(shè)計.........................................................12 設(shè)計過程.....................................................12 設(shè)計內(nèi)容及要求...........................................12 輸入與輸出說明...........................................12 設(shè)計過程思路分析.........................................12 程序分析及仿真...............................................13 .........................................13 顯示電路模塊...........................................14 發(fā)聲電路模塊...........................................17 程序仿真圖...................................................17 5 下載.............................................................19 芯片選定.....................................................19 .....................................................19 程序下載.....................................................20 結(jié)果顯示.....................................................20課程設(shè)計說明書 設(shè)計總結(jié).........................................................22 參考文獻...........................................................23 附錄：源代碼程序...................................................24課程設(shè)計說明書伴隨著計算機、集成電路和電子設(shè)計技術(shù)的發(fā)展，當(dāng)今社會是數(shù)字化的社會，也是數(shù)字集成電路廣泛應(yīng)用的社會，數(shù)字本身在不斷的進行更新?lián)Q代。因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。有專家認為，在新的世紀中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。首先，本文介紹了QuartusII ，采用VHDL 硬件描述語言描述自動售貨機控制器，完成對電路的功能仿真；在設(shè)計過程中，重點探討了彩燈控制器設(shè)計的設(shè)計思路和功能模塊劃分；然后，初步探討了電路邏輯綜合的原理，該軟件對彩燈控制器設(shè)計電路進行了邏輯綜合；最后，使用EDA實驗開發(fā)系統(tǒng)進行電路的下載和驗證，驗證結(jié)果表明設(shè)計的彩燈控制器設(shè)計完成了預(yù)期的功能。從此VHDL成為硬件描述語言的業(yè)界標(biāo)準之一。有專家認為，在新的世紀中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。于是，美國于1981年提出了一種新的、標(biāo)準化的HDL，稱之為VHSIC(Very High Speed Integrated Circuit)Hardware Description Language，簡稱VHDL。，為眾多的EDA廠商支持，因此移植性好。擁有現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)設(shè)計的所有解決方案。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。時序電路是根據(jù)時鐘脈沖信號的設(shè)置得到相應(yīng)的輸出信號，并將此信號作為花型控制模塊和顯示電路時鐘信號。用狀態(tài)機來設(shè)計靈活性很強。在程序中添加不同的進程（process），來產(chǎn)生不同頻率的方波。VHDL是EDA技術(shù)的重要組成部分，其具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。總的來說，這次設(shè)計還是有所收獲的。end led。then temp1:=temp1+1。139。)then pr_state x x x課程設(shè)計說明書nx_state x x x第五篇：數(shù)電課程設(shè)計循環(huán)彩燈控制器課程設(shè)計說明書班 級：電子信息0901學(xué) 號：0501090108學(xué)生姓名：張亞軍指導(dǎo)教師：曹建生日 期：緒論自1879年美國科學(xué)家愛迪生發(fā)明了白熾燈以來，便結(jié)束了人類“黑暗“的歷史，給人類以光明，創(chuàng)造了巨大的財富。因此有必要對現(xiàn)有的彩燈控制器進行改進。(2)動作要求：先紅燈，后綠燈，再黃燈，然后，全部紅燈亮5S，再黃燈，后綠燈，各一次。進行電路的設(shè)計及仿真模擬。一部分電路為控制5s的跑動。電路如下圖：此電路主要用到一個555多諧振蕩器和一個4017芯片，4017芯片有十個輸出端，而每9個億組的燈都接一個4017的輸出端（共接三個），這樣可控制任務(wù)中的3組燈。Q端接4066BP的一個開關(guān)的控制端。這樣就實現(xiàn)先紅燈，后黃燈，再綠燈。如此實現(xiàn)了3個一組先紅燈，后黃燈，讓后再9個一組，先紅燈，后黃燈。通過運用檢修方法查出是系統(tǒng)內(nèi)部的問題，改正后恢復(fù)正常。測試（第二版）[M].武漢：華中科技大學(xué)出版社。比如4066，4017。而當(dāng)綠燈全部亮完后，這時第二部分的4017的第四個輸出端（03）輸出高電平，也給觸發(fā)器送去一個脈沖。而4066模擬開關(guān)用到的兩個開關(guān)的輸入端接12V直流電源，其一個開關(guān)的輸出端接第一部分電路中的555多諧振蕩器電源端，別一個開關(guān)輸出端接第二部分電路中的555多諧振蕩器的電源端！這樣就實現(xiàn)了若第一部分的電路工作時第二部分電路就不工作。當(dāng)控制接高電平時，開關(guān)接通，控制端接低電平時開關(guān)斷開。選用一個JK觸發(fā)器和模擬開關(guān)4066芯片來實現(xiàn)循環(huán)功能，即用JK觸發(fā)器來控制4066芯片的開通和關(guān)閉。彩燈控制現(xiàn)已廣泛用于廣告、舞廳、商店方面。三．進度安排老師給出選題內(nèi)容，課程設(shè)計的相關(guān)要求，指導(dǎo)時間及任務(wù)完成期限。這些不緊說明了我們對生活的要求有了質(zhì)的飛躍，也說明科技在現(xiàn)實運用中有了較大的發(fā)展。LED彩燈由于其豐富的燈光色彩，低廉的造價以及控制簡單等特點而得到了廣泛的應(yīng)用，用彩燈來裝飾街道和城市建筑物已經(jīng)成為一種時尚。end process。end process。begin a1:process(clker)variable temp1:integer range 0 to 15。x:out std_logic_vector(7 downto 0)。不過本次設(shè)計也存在一些不足，暴露了自己對ＥＤＡ的掌握還有所欠缺。139。begin if(rst=39。以下是它的方框圖。(2)使用數(shù)碼管顯示當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）以及該花型的顯示時間。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。VHDL語言具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。寄存器傳輸級和邏輯門多個設(shè)計層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此課程設(shè)計說明書VHDL幾乎覆蓋了以往各種硬件語言的功能，整個自頂向下或由下向上的電路設(shè)計過程都可以用VHDL來完成。采用傳統(tǒng)方法設(shè)計數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常龐大時，設(shè)計者必須具備較好的設(shè)計經(jīng)驗，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計者帶來諸多的不便。1987年底，VHDL被美國國防部確認為標(biāo)準硬件描述語言。它在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計、ASIC測試和封裝、FPGA(GieldPeogrammable Gate Array)/CPLD(Complex Programmable Logic Device)編程下載和自動測試等技術(shù)；在計算機輔助工程方面融合了計算機輔助設(shè)計(CAD)，計算機輔助制造（CAM），計算機輔助測試（CAT），計算機輔助工程（CAE）技術(shù)以及多種計算機語言的設(shè)計概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。利用它進行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權(quán)。1987年底，VHDL被美國國防部確認為標(biāo)準硬件描述語言。如今，EDA軟件工具已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。u2: mux21 port map(a=h0，b=clk，s=s。end ponent。use 。begin process(s,clk)begin if rst=39。039。clkkend process。clkk:out std_logic)。 then ssqqqqwhen “00100”=qqqqqqqqqqqqqqqqqqqqqqqqqqnull。use 。RTL電路圖：波形圖： 實驗程序：library ieee。039。二選一模塊：選擇兩種頻率中的一個控制彩燈的花型。2．增強自己實際動手能力,獨立解決問題的能力。ELSIF(clk39。USE 。event and clk=39。ENTITY counter_32 ISPORT（clk,rst : IN std_logic。139。彩燈控制模塊LIBRARY ieee。END xzq4_1。end process p4。 thenclk_10else if clk39。clk_8elsec:=c+1。end process p2。 thenclk_6復(fù)位信號控制部分else if clk39。clk_4elsea:=a+1。END fenpinqi。最后我們的設(shè)計很成功，仿真和硬件測試都是正確的，實現(xiàn)了我們的設(shè)計要求和目的。Inp[1..0]:輸入信號 接4進制計數(shù)器的輸出用來控制選擇器的選擇不同的輸入選擇不同的輸出。Clk:輸入信號 用來給模塊提供工作頻率。其中彩燈控制器是用來輸出