【正文】 可以在硬件規(guī)模和濾波器速度之間作適當的折中，是數字濾波器的主要研究課題。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 3 頁 共 35 頁 在國內外的研究中，設計 FIR 濾波器所涉及的乘法運算方式有 :并行乘法、位串行乘法和采用分布式算法的乘法。 國內外研究進展 自 20 世紀 70 年代末 80 年代初 DSP 芯片誕生以來 DSP 芯片得到了飛速的發(fā)展。 由于電子計算機技術和大規(guī)模集成電路的發(fā)展，數字濾波器可用計算機軟件實現，也 可用大規(guī)模集成數字硬件實時實現。它是語音、圖像處理、軟件無線電、通信、模式識別、譜分析等應用中的一個基本處理算法。有限長單位沖激響應 ((FIR)數字濾波器，與傳統(tǒng)的通過硬件電路實現的模擬濾波器相比有以下優(yōu)點 : (1)簡化了硬件電路的設計，提高了硬件電路的集成度和可靠性。在許多應用中都希望根據期望的指標把一個信號的頻譜加以修改、整形或運算。 近年來， DSP 技術在我國也得到了迅速的發(fā)展，不論是在科學技術研究，還是在產品的開發(fā)等方面， 在數字信號處理中，其應用越來越廣泛，并取得了豐碩的成果。 Digital Signal Filter。探討了利用 DSP 快速設計 FIR 數字濾波器的方法，主要是在 MATLAB 中調試仿真 DSP 程序來尋找系數的快速傳遞法。 指導教師：（簽字） 年 月 日 學 生：（簽字） 年 月 日 北京科技大學遠程與成人教育學院 畢業(yè)設計（論文）指導教師評分 學習中心 遠程與成人教育學院（ TY） 專業(yè) 通信工程 年級2020 學號 20838712087 學生 李維鑫 ： 畢業(yè)設計 (論文 )題目 基于 DSP的 FIR數字濾波器的設計與分析 指導教師評分參考標準 序號 項 目 滿分 1 文獻檢索、調研、開題報告 10 2 基本理論的掌握及外語、計算機應用 15 3 數據（事實）真實可靠，綜合分析、解決問題能力 30 4 設計（論文）水平、創(chuàng)新意識 15 5 完成的工作量和工作態(tài)度 15 6 全文規(guī)范、圖紙、圖表、文字表達能力及書寫質量 15 合 計 100 評分： 評語（特別點評或結論，同時請說明是否同意該學生參加答辯）： 指導教師（簽字）： 年 月 日 北京科技大學遠程與成人教育學院 畢業(yè)設計（論文）答辯評分和綜合成績 學習中心 遠程與成人教育學院（ TY） 專業(yè) 通信工程 年級2020 學號 20838712087 學生 李維鑫 ： 畢業(yè)設計 (論文 )題目 基于 DSP的 FIR數字濾波器的設計與分析 答辯評分參考標準 序號 項 目 滿分 1 論述的條理性、邏輯性 25 2 回答問題的正確性 30 3 設計（論文）內容的正確性 20 4 設計（論文）水平及創(chuàng)新意識 25 合 計 100 評分： 評語： 答辯小組組長（簽字）： 年 月 日 綜合成績 項目 評分 權重 加權分 指導教師評分 答辯評分 綜合成績 指導教師（簽字）： 答辯委員會主任（簽字）： 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 1 摘 要 數字濾波技術是數字信號處理的核心技術，而 FIR 數字濾波器因其具有嚴格的線性相位、總是穩(wěn)定等特點而廣泛應用于數字信號處理的各個領域，是一個重要的研究課題。數字濾波器 。作為數字化最重要的技術之一， DSP 無論在其應用的深度還是廣度，正在以汀所未有的速度向前發(fā)展。數字濾波是語音和圖在許多信號處理應用中用數字濾波 器替代模擬濾波器具有許多優(yōu)勢。 FIR濾波器具有不含反饋環(huán)路、結構簡單以及可以實現的嚴格線性相位等優(yōu)點，因而在對相位要求比較嚴格的條件下，采用 F1R 數字濾波器。 (4)數字濾波器可以實現數據的并行處理，提高了系統(tǒng)運行速度。幾乎每一科學和工程領域如聲學、物理學 、數據通信、控制系統(tǒng)和雷達等都涉及到信號，在應用中都希望根據期望的指標把一個信號的頻譜加以修改、整形或運算，這些過程都可能包含衰減一個頻率范圍阻止或隔離一些頻率成分。數字濾波器具有高精度、高可靠性、可程控改變特性或復用、便于集成等優(yōu)點。 1979年美國 Intel 公司發(fā)布的商用可編程器 2920 是 DSP 芯片的一個重要里程碑。 位串行乘法器的實現方法主要是通過對乘法運算進行分解，用加法器來完成乘法的功能，也即無乘法操作的乘法器。 (3)用單片機實現。第六種方法是通過軟件編程用硬件實現特定的數字濾波算法，具有通用性，可以實現算法的并行運算，在當今研究的也比較多。 DSP芯片基本結構 TMS320 系列 DSP芯片的基本結構主要包括 :哈佛結構、多總線結構、流水線操作、專用的硬件乘法器、特殊的 DSP 指令、快速的指令周期。 （ 4）專用的硬件乘法器 DSP 芯片都配有專用的硬件乘法一累加器，即用專門的硬件來實現單周期乘法，并用累加器寄存器來處理多個乘積的累加，可在一個周期內完成一次數據乘加操作，如北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 5 頁 共 35 頁 矩陣運算、 FIR 和 IIR 濾波、 FFT 變換等專用信號處理。 圖 典型的 DSP 系統(tǒng)框圖 其中，輸入信號應先經帶限濾波和抽樣處理，再進行 A/D 變換，將輸入信號變換成數字比特流。在不是自行設計 DSP 系統(tǒng)的情況下，可以先不考慮硬件方面的設計。 最后，將軟件加載到硬件系統(tǒng)中運行，用 DSP 仿真器等來測試檢查所開發(fā)系統(tǒng)的運行能否符合實時要求，或將軟件脫離開發(fā)系統(tǒng)直接在應用系統(tǒng)上運行。每個累加器可以分為低字位 (bit 1 sbit0)、高位字 (bit31bit 16)和保護位 (bit39bit32)。 STO 反映了尋址要求和計算中間運行狀態(tài)， STl 反映了尋址要求、計算的初始設置、 I/O及中斷控制， PMST 反映了處理器工作狀態(tài)。ROM 一般構成程序空間，也可部分安排到數據空間。主要有維納濾波器、卡爾曼濾波器、自適應濾波器、線性預測濾波器等最佳濾波器。 FIR數字濾波器的軟件設計 方法 FIR 濾波器的軟件設計方法有很多種。 濾波器系數可通過計算式 ()來得到。故實際應用中，應根據濾波器通帶和阻帶衰減、過渡帶寬度等指標來選擇合適的窗函數。 （ 2）基于交互式工具 FDATooI 和 SPTooI 的濾波器設計 MATLAB 提供了功能齊全的濾波器設計，與信號處理交互式圖形用戶界面(Interactive Graphical User Interface)，主要包括 FDATooI 和 SPTooI 兩種交互式工具。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 12 頁 共 35 頁 圖 脈沖響應 另外 FDATooL 工具還可以把導入工作空間中的濾波器，或者把設計好的濾波器導出到工作空間中。設計方法 :Equirpple(等波紋法 )、 Least Square(最小二乘擬合方注、 Kaiser Window(凱塞窗古注 )等幾種。圖 39 為該濾波器的幅度響應濾波器階數 10，采用直接型結構。FLASH芯片 SST39VF040用來固化 DSP程序及上電自舉 (采用 8bit并行模式 )。 圖 C55X 的支持軟件 PLL(內部鎖相環(huán) )控制方式，在 DSP 復位時，它由 CLKMD 1~CLKMD3串口 電源 A/D D/A DSP （ C55X） 時序控制 CPLD RAM FLASH JTAG 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 15 頁 共 35 頁 三個管腳的電平決定，這三個管腳值也決定了時鐘模式寄存器的值。該芯片內部 ADC 之后有抽樣濾波器， DAC之前有插值濾波器，接收和發(fā)送可同時進行。在本設計中，使用外部數據空間 8000H~FFFFH，所以寫入的是數據 0,實際對應 SST39VF040 數據空間的 OOOOH~7FFFH。 圖 C55X 與 RAM 連接電路 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 18 頁 共 35 頁 5 FIR濾波器的 DSP程序實現 使在初期階段，因 DSP 的性能指標較低，主要用匯編語言來編寫高效、專用的程序代碼，后來隨著 DSP 運算速度的提高，采用 C 語言編程來降低開發(fā)難度、縮短開發(fā)周期，但關鍵程序段仍結合 DSP 硬件編寫 DSP 匯編程序。下面是 FIR 帶通濾波器算法程序段 : void firbpf(double lpass, double hpass) { int t。 利用匯編程序實現 FIR 濾波器 匯編程序調試首先在 CCS 中建立新的工程 , 然后將匯編語言源文件 (.asm或 . c)文件以及中斷向量文件 (. asm)、位文件 (. cmd)添加到工程中。圖 為加大濾波器階數到 80的濾波效果。 本文中采用 匯編語言編寫 FIR 濾波子程序，在主程序中用 C 語言調用。 （ 5） int firs2(data *x, data *h, data *r, data *dbuffer, ushort nh2,ushort nx)一般型。此方法在仿真、調試中非常有用。其中，由 FDATooI 得到的頭文件的數據類型與 dsplib庫中函數的類型不同， C55X的數據是 16位，由 FDATool傳遞系數給 CCS 時，應選擇有符號的 16位整數，還有相應的修改。 （ 1） hort fir(data *x, data *h,*r, data ,*dbuffer, ushort nh, ushort nx) 這是一種直接型的濾波器函數， x 為輸入樣本向量， h為系數向量， r為輸出向量，dbuffer 為緩沖區(qū)， nh 為系數個數， nx為輸入樣本數。如果在 MATLAB 中生成濾波器系數后，以某種形式建立一種連接，把系數傳到 CCS 中，供 DSP 濾波算法程序使用，當MATLAB 中設計的濾波器系數改變時，相應在 CCS 中也改變，這樣就可達到快速設計的目的。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 19 頁 共 35 頁 圖 程序流程圖 在主程序中，在 flag = 0 處設置斷點；單擊“ Run”運行程序，程序將運行至斷點處停止；用 View / Graph / Time/Frequency 打開一個圖形觀察窗口如圖 示。 m=sin((t(FLen1)/)*hpass*pi)/((t(FLen1)/)*pi)。它有 MAC指令，該指令將數據區(qū)的兩個數相乘，然后再與累加器中的值累加，運算結果仍存在累加器中為下次操 作準備 。 北京科技大學遠程與成人教育學院畢業(yè)設計（論文） 第 17 頁 共 35 頁 圖 C55X 與 FLASH 接口電路 FLASH 控制管腳的邏輯關系如下 :(其中，“十”表示邏輯或 ) DSCE? , WRM S T RBOE /?? , WRM ST R BWE /?? , 外部存貯器接口設計 外擴 RAM 芯片采用 IS61LV6416，該芯片是一種高速 CMOS 靜態(tài) RAM 存儲容量為64Kx16 位，數據存取時間為 10ns，能滿足高速運行需要。串行口的接收 /發(fā)送過程受AD50C 的控制。時鐘電路也需要消耗一部分電流，而且這部分電流是恒定的，與 CPU 和外設的激活度無關。 時鐘電路設計 C55X 有 X1和 X2兩個時鐘管腳， X1為輸出管腳， X2 為輸入管腳也稱為 CLKIN。 第三步 :通過 FDATooL 把所設計好的濾波器系 數以頭文件的形式，傳給 CCS 集成開發(fā)環(huán)境。 圖 FIR 濾波器幅度響應 與 FDATooL 同， SPTooI 可以對設計好的濾波器進行相位響應、群延時、相延遲等分析。頻譜的分析與觀察。其中設計 FIR 濾波器時，類型