【正文】 師對(duì)我設(shè)計(jì)的指導(dǎo)和同學(xué)對(duì)我的幫助。z:out std_logic)。139。event and clker=39。139。此外從功能效果上看，亮燈模式少而且樣式單調(diào)，缺乏用戶可操作性，影響亮燈效果。課 程 設(shè) 計(jì) 任 務(wù) 書一． 設(shè)計(jì)題目 : 循環(huán)彩燈控制器電路 二． 主要內(nèi)容及要求(1)共有紅、綠、黃3色彩燈各9個(gè)，要求按一定順序和時(shí)間關(guān)系運(yùn)行。查出各芯片引腳排列及功能。根據(jù)此要求電路總體上可以分為三部分：。電路中的555多諧振蕩器的輸出端接4017的脈沖輸入控制，555多諧振蕩器不斷的產(chǎn)生脈沖送入4017芯片的脈沖輸入端，從而使4017芯片的輸出端（01，02，03，04，05，06，07，08，09）依次為高電平，這樣就控制指燈不斷的跑動(dòng)！第二部分電路：用來實(shí)現(xiàn)全部9個(gè)一組紅燈，再黃燈，后綠燈，各亮一次。這樣每給觸發(fā)器一個(gè)觸發(fā)邊沿其輸出端就翻轉(zhuǎn)一次。接到高電平的組燈就會(huì)發(fā)光。而控制著第一部分的4066模擬開關(guān)導(dǎo)通，使第一部分的電路工作3個(gè)一組的組燈依次點(diǎn)亮、依次跑動(dòng)。五 結(jié)論與心得通過此次的課程設(shè)計(jì)，我對(duì)電路的設(shè)計(jì)流程有了一定的了解，對(duì)仿真軟件也有一定的認(rèn)識(shí)。實(shí)驗(yàn)這次的課程設(shè)計(jì)是我更加熟悉芯片的功能跟用法，讓我更好的運(yùn)用邏 13輯門，使我所學(xué)的知識(shí)得到鞏固，并且這次的設(shè)計(jì)培養(yǎng)了我的獨(dú)立思考的能力和操作的能力。不過，持續(xù)亮5s的功能中，亮黃跟綠燈時(shí)會(huì)有三個(gè)紅燈也一起亮的(問題解決不了)。于Q端和Q非端翻轉(zhuǎn)。而第二部分電路工作時(shí)第一部分電路就不工作。74LS76N芯片為集成JK觸發(fā)器。二，單元電路設(shè)計(jì)與參數(shù)計(jì)算在整個(gè)電路中，其主要的組成部分有：555定時(shí)器和4017芯片組成的 ：(由于仿真時(shí)，設(shè)置的時(shí)間跟實(shí)際理論計(jì)算的不符合，)555定時(shí)器和4017芯片組成的9個(gè)一組持續(xù)亮5s的(由于仿真時(shí)，設(shè)置的時(shí)間跟實(shí)際理論計(jì)算的不符合，故仿真時(shí)時(shí)間可能不是5s)4066和74LS76組成的一個(gè)循環(huán)電路：（本來是要用hc4060+CD4013（D觸發(fā)器，用它做2分頻電路）+32768Hz的晶振組成秒定時(shí)，產(chǎn)生秒脈沖來做循環(huán)電路的，不過由于其中的芯片沒接觸過也比較復(fù)雜，所以就沒用此方案，改為用4066和74LS76組成的循環(huán)電路。伴隨著經(jīng)濟(jì)的發(fā)展和夜市的興起循環(huán)彩燈的用途將越來越廣，一 方案設(shè)計(jì)與論證該任務(wù)要求：先紅燈，后綠燈，再黃燈，然后，全部紅燈亮5S，再黃燈，后綠燈，各一次。根據(jù)課程設(shè)計(jì)內(nèi)容及要求構(gòu)造整個(gè)設(shè)計(jì)思路，復(fù)習(xí)數(shù)字電路中觸發(fā)器、譯碼器、計(jì)數(shù)器、譯碼顯示器等部分內(nèi)容。在這一設(shè)計(jì)中我們將涉及有關(guān)彩燈控制器的設(shè)計(jì)，從原理上使我們對(duì)這一設(shè)計(jì)有所了解。但目前市場(chǎng)上各式樣的LED彩燈控制器大多數(shù)用全硬件電路實(shí)現(xiàn)，電路結(jié)構(gòu)復(fù)雜、功能單一，這樣一旦制作成品只能按照固定的模式閃亮，不能根據(jù)不同場(chǎng)合、不同時(shí)間段的需要來調(diào)節(jié)亮燈時(shí)間、模式、閃爍頻率等動(dòng)態(tài) 參數(shù)。a6: process(clk,rst)variablecount:integer range 0 to 10。a3:process(clker)variable temp3:integer range 0 to 15。begin ifclker39。y:out integer range 0 to 10。在設(shè)計(jì)過程中，分頻分的太大，頻率太小的話，揚(yáng)聲器的聲音體現(xiàn)不出顯示不同花型時(shí)的區(qū)別；頻率太大的話，數(shù)碼管顯示速度太快，嘗試分頻時(shí)使用不同的脈沖信號(hào)，但沒有成功。then temp1:=temp1+1。139。底層分為三個(gè)子電路模塊，分別是時(shí)序控制電路模塊和顯示電路模塊以及蜂鳴器發(fā)聲模塊。(3)每種花型顯示時(shí)對(duì)應(yīng)發(fā)出不用的聲音(4)系統(tǒng)要有整體復(fù)位信號(hào) ：（1）根據(jù)任務(wù)要求確定電路各功能模塊；（2）寫出設(shè)計(jì)程序；（3）給出時(shí)序仿真結(jié)果；（4）實(shí)現(xiàn)硬件調(diào)試； 輸入與輸出說明：rst,clk，clker分別為彩燈控制器的整體復(fù)位，時(shí)鐘脈沖發(fā)生以及發(fā)聲器分頻時(shí)鐘脈沖；：x表示彩燈控制器六種種以上不同的花型,y表示每種花型持續(xù)的時(shí)間（10秒鐘）,M表示數(shù)碼管顯示的當(dāng)前的花型序號(hào)（分別為A、B、C，D，E，F(xiàn)）,Z為每種花型顯示時(shí)對(duì)應(yīng)發(fā)出不用的聲音。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。使用期長(zhǎng)，不會(huì)因工藝變化而使描述過時(shí)。VHDL還具有以下優(yōu)點(diǎn)：，將設(shè)計(jì)人員的工作重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試，而花較少的精力于物理實(shí)現(xiàn)。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各ASIC研制和生產(chǎn)廠家相繼開發(fā)了具有自己特色的電路硬件描述語言(Hardware Description Language，簡(jiǎn)稱HDL)。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。硬件描述語言HDL是EDA技術(shù)的重要組成部分，常見的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、System Verilog和SystemC。利用VHDL語言設(shè)計(jì)彩燈控制器設(shè)計(jì)，使其實(shí)現(xiàn)彩燈控制器變形，發(fā)聲等功能，突出了其作為硬件描述語言的良好的可讀性、可移植性和易讀性等優(yōu)點(diǎn)。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。從高性能的微處理器、數(shù)字信號(hào)處理器一直到彩電、音響和電子玩具電路等，EDA技術(shù)不單是應(yīng)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試，而且也在P哪的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、朋比的制作過程等有重要作用。y=h1)。ponent mux21 port(a,b,s:in std_logic。use 。139。 then yclkk1:= not clkk1。end behav。end fenpin2。end case。use 。use 。beginif clk39。8路彩燈的三種花型控制模塊：整個(gè)系統(tǒng)的樞紐，顯示彩燈亮的情況。3．、課程設(shè)計(jì)的基本要求本次課程設(shè)計(jì)是設(shè)計(jì)一個(gè)8路彩燈控制器，能夠控制8路彩燈按照兩種節(jié)拍，三種花型循環(huán)變化。event and clk=39。ENTITY counter_4 ISPORT（clk,rst : IN std_logic。139。count_out : OUT integer range 0 to 31)。 then outputelsecase input iswhen 0=outputwhen 1=outputwhen 2=outputwhen 3=outputwhen 4=outputwhen 5=outputwhen 6=outputwhen 7=outputwhen 8=outputwhen 9=outputwhen 10=outputwhen 11=outputwhen 12=outputwhen 13=outputwhen 14=outputwhen 15=outputwhen 16=outputwhen 17=outputwhen 18=outputwhen 19=outputwhen 20=outputwhen 21=outputwhen 22=outputwhen 23=outputwhen 24=outputwhen 25=outputwhen 26=outputwhen 27=outputwhen 28=outputwhen 29=outputwhen 30=outputwhen 31=outputwhen others=null。USE 。ARCHITECTURE a OF xzq4_1 ISBEGINPROCESS(rst,inp)BEGINif(rst=39。end cd。event and clk=39。clk_8end if。p3:process(clk,rst)variable c:integer range 0 to 20。event and clk=39。clk_4end if。ARCHITECTURE cd OF fenpinqi IS begin p1:process(clk,rst)variable a:integer range 0 to 20。在這次設(shè)計(jì)中我們收獲了很多，首先最直接的收獲就是我們鞏固了這門課程所學(xué)過的知識(shí)，把它運(yùn)用到了實(shí)踐當(dāng)中，并且學(xué)到了很多在書本撒和那個(gè)所沒有學(xué)到的知識(shí)，通過查閱相關(guān)資料進(jìn)一步加深了對(duì)EDA的了。Output：輸出信號(hào) 直接接揚(yáng)聲器即輸出的是不同的頻率來控制揚(yáng)聲器播放音樂。Count_out[4..0]:輸出信號(hào) 即為32進(jìn)制計(jì)數(shù)器的輸出?；谏鲜龅慕榻B本次的彩燈控制采用的模式6來進(jìn)行顯示。在這次的課程設(shè)計(jì)里深入的接觸了運(yùn)用電子集成元器件制作多路彩燈的過程，并和同學(xué)一起討論用軟件制作出了這一個(gè)多路彩燈控制系統(tǒng)。5各模塊的時(shí)序仿真圖：圖三功能：時(shí)序控制電路metronome的功能是，用OPT控制輸入信號(hào)CKL_IN的快慢節(jié)拍。end ponent timecontrol。clr: in std_logic。then statestate state state state state沈陽(yáng)理工大學(xué)EDA技術(shù)課程設(shè)計(jì)報(bào)告ledstatestatestatestatestatestatestatestatestatestatestatenull。沈陽(yáng)理工大學(xué)EDA技術(shù)課程設(shè)計(jì)報(bào)告entity showcontrol is port(clk: in std_logic?？炻刂菩盘?hào) clkout: out std_logic輸出時(shí)鐘信號(hào))。當(dāng)然 ,可以將各個(gè)模塊所生成的元件符號(hào)存放在元件庫(kù)中 ,用以被其它人或其它的設(shè)計(jì)所重復(fù)調(diào)用 ,以簡(jiǎn)化后面的設(shè)計(jì)。這兩個(gè)輸出的時(shí)鐘信號(hào)組合起來就可以為四選一控制器提供 00,01,10,11 四個(gè)時(shí)間選擇條件 ,如下圖三所示。用VHDL進(jìn)行設(shè)計(jì) ,首先應(yīng)該了解 ,VHDL語言一種全方位硬件描述語言 ,包括系統(tǒng)行為級(jí) ,寄存?zhèn)鬏敿?jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層次。2設(shè)計(jì)要求和任務(wù)利用所學(xué)的EDA設(shè)計(jì)方法設(shè)計(jì)彩燈控制器，熟練使用使用QUARTUSII應(yīng)用軟件，進(jìn)一步學(xué)習(xí)使用VHDL語言、原理圖等EDA設(shè)計(jì)方法進(jìn)行綜合題目的方法。最終設(shè)計(jì)方案為:以一個(gè)十六路彩燈花樣控制器、一個(gè)四頻率輸出分頻器 ,一個(gè)四選一控制器和一個(gè)時(shí)間選擇器總共四部分來完成設(shè)計(jì)。該程序充分地說明了用 VHDL設(shè)計(jì)電路的 “彈” 性 ,即可通過改變程序中輸出變量 Q 的位數(shù)來改變彩燈的數(shù)目。use 。signal counter: std_logic_vector(1 downto 0)。彩燈輸出end showcontrol。end process。八路彩燈輸出 end colorled。led: out std_logic_vector(15 downto 0))。沈陽(yáng)理工大學(xué)EDA技術(shù)課程設(shè)計(jì)報(bào)告 顯示控制電路showcontrol的仿真圖如下：圖四功能：顯示控制電路showcontrol的功能是控制花形的。沈陽(yáng)理工大學(xué)EDA技術(shù)課程設(shè)計(jì)報(bào)告 參考文獻(xiàn)《EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)》鄒彥主編電子工業(yè)出版社《EDA技術(shù)實(shí)用教程》，潘松、黃繼業(yè)，科學(xué)出版社 《數(shù)字電子技術(shù)基礎(chǔ)》（第五版），閻石，高等教育出版社《電子設(shè)計(jì)自動(dòng)化（EDA）手冊(cè)》，王丹、童如松，電子工業(yè)出版社 《EDA技術(shù)程設(shè)計(jì)》，劉江海，華中科技大學(xué)出版社第二篇：eda課程設(shè)計(jì)彩燈控制器學(xué)習(xí)EDA開發(fā)軟件和MAX+plus Ⅱ的使用方法，熟悉可編程邏輯器件的使用，通過制作來了解彩燈控制系統(tǒng)。Clk:輸入信號(hào) 模塊的功能即為分頻輸入的頻率信號(hào)。Input[4..0]:輸入信號(hào) 不同的輸入使彩燈控制模塊有不同的輸出即彩燈顯示出不同的花樣。Rst:輸入信號(hào) 復(fù)位信號(hào) 使計(jì)數(shù)器的輸出為“00”。6附錄一 程序：分頻器模塊LIBRARY ieee。 thenclk_4復(fù)位信號(hào)控制部分 else if clk39。end process p1。clk_6elseb:=b+1。 thenclk_8else if clk39。end process p3。clk_10else復(fù)位信號(hào)控制部分7復(fù)位信號(hào)控制部分d:=d+1。ENTITY xzq4_1 ISPORT（rst:in std_logic。end case。output : OUT std_logic_vector(7 downto 0)。end process。BEGINIF rst=39。end