【正文】 _en: in std_logic。 end behav。)then tmpreg=datain。 end p_to_s。 感謝在百忙之中對(duì)我的論文進(jìn)行評(píng)審并提出寶貴意見的老師們。曾經(jīng)我也對(duì)本專業(yè)產(chǎn)生過懷疑，但是隨著專業(yè)課的學(xué)習(xí)我漸漸發(fā)現(xiàn)我離不開自己四年來依依不舍專業(yè)。我相信對(duì)我以后不管是就業(yè)還是繼續(xù)學(xué)習(xí)深造都有很大影響。而后面的 16位數(shù)據(jù)位為 1101001110100110。然后加載之前創(chuàng)建的波形文件 mancodec。 圖 encode模塊 Symbol 31 圖 p_to_s模塊 Symbol 雙擊原理框圖文件的空白處，在彈出的 Symbol對(duì)話框的 Name文本框中輸入INPUT，單擊 OK按鈕退出 Symbol對(duì)話框，在適當(dāng)位置放置 INPUT 模塊，使用同樣的方法再加入一個(gè) INPUT 和 OUTPUT 模塊。 從上面分析可以看出設(shè)計(jì)出曼徹斯特編碼器滿足曼徹斯特編碼的要求。 圖 曼徹斯特編碼器編譯 29 在 編譯成功后，必須對(duì)其功能和時(shí)序特性進(jìn)行仿真測(cè)試，以了解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。139。 在編譯之后就是對(duì)模塊進(jìn)行仿真，在 quartusⅡ 軟件中點(diǎn)擊 processing菜單中的 simulator tool。 22 圖 并串轉(zhuǎn)換編譯結(jié)果 工程編譯成功后，必須對(duì)其功能和時(shí)序特性進(jìn)行仿真測(cè)試，以了解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。新建完工程文件后，就建立 并串轉(zhuǎn)換模塊。 end if。 counter=counter+39。039。then if date_in=39。then tem_register(5)=39。139。 then if counter=000000 then en_out=39。039。039。 編碼信元輸出端 end encode。039。 是 否 當(dāng) 同步選擇信號(hào) SS 為“ 1”，輸出信號(hào)為命令同步，若為“ 0”，表示輸出信號(hào)為數(shù)據(jù)同步，當(dāng)輸入數(shù)據(jù)使能信號(hào) send 為“ 1”時(shí)，表明允許數(shù)據(jù)輸入，輸入時(shí)間將 持續(xù) 16 個(gè)編碼周期 ，若輸入的數(shù)據(jù)信元 din 為“ 1”，編碼就通過輸 出一個(gè)下降沿來表示， 當(dāng)輸入數(shù)據(jù)為“ 0”時(shí)，編碼則輸出一個(gè)上升沿。端口有時(shí)鐘信號(hào)、并串轉(zhuǎn)換使能信號(hào)、 16 位并行數(shù)據(jù)輸入端和一位串行數(shù)據(jù)輸出端。 end loop。 begin q=tmpreg(15)。 use 。 圖 編碼器設(shè)計(jì)思路 生成同步字頭 碼 型 轉(zhuǎn)換 移位及奇偶校驗(yàn) 12 系統(tǒng)數(shù)據(jù)輸出端 并行數(shù)據(jù)輸入 系統(tǒng)設(shè)計(jì)框圖 根據(jù)上述系統(tǒng)的設(shè)計(jì)要求，系統(tǒng)主要由兩大模塊組成：并串轉(zhuǎn)換器、曼徹斯特編碼器。如 下圖 所示。因此，這種編碼也稱為相應(yīng)編碼。數(shù)據(jù)字既可以由 BC 傳輸?shù)侥?RT，也可以從某 RT傳輸至 BC，或者從某 RT 傳輸?shù)搅硪?RT，它的內(nèi)容代表傳輸?shù)臄?shù)據(jù)。有效信息 (16 位 )及奇偶校驗(yàn)位在總線 上以曼徹斯特碼的形式進(jìn)行傳輸，傳輸一位的時(shí)間為 1 S(即碼速率為 1MHz)。在此之后，通過一系列現(xiàn)實(shí)操作所積累起來的經(jīng)驗(yàn)，在 1553A的基礎(chǔ)上， SAE又加入了許多定義和額外的應(yīng)用能力于其中，這就是 1553B標(biāo)準(zhǔn)協(xié)議，它于 1978年 9月 21日由 SAE公布，一直沿用至今。 圖 軟件開發(fā)流程 三、 QuartusⅡ的仿真 仿真分為功能仿真和時(shí)序仿真。 FPGA 之所以能夠廣泛應(yīng)用于電路設(shè)計(jì)中，就是因?yàn)樗鼈冇惺褂孟喈?dāng)方便的開發(fā)軟件工具包，通過編程工具和軟件的配合使用，對(duì)器件芯片可以進(jìn)行流暢的開發(fā)、校驗(yàn)。現(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在 高層次上完成的，這不僅有利予早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，而且也減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 3 2 FPGA 原理及 開發(fā) 工具 FPGA 原理 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列 ,它是在 PAL、GAL、 CPLD 等可編程器件的 基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 在每個(gè)周期的開頭加同步字頭，數(shù)據(jù)輸入時(shí)間持續(xù) 16 個(gè)周期，期間對(duì)數(shù)據(jù)進(jìn)行編碼。 目前，此類器件在國(guó)內(nèi)還較少出現(xiàn)，對(duì)于整個(gè) 1553B 體系架構(gòu)的把握尚未形成，我們急需改變這種不利情況。s protocol， the word types which transmitted in the 1553B bus has carried on the standard classification， they are the order word、 the status word and the data word． the design for this paper mainly emphatically in the protocol bus interface interior Manchester code encodeg as the bus interface important constituent， the encoder is shouldering the parallel\serial Ixansformation， the code pilation， the parity check and so on the important task， enables the data according to the standard form which defines by 1553B to carry on the transmission in the data bus. Keywords: FPGA, Manchester Encoder, 1553B, String and convert Signature of Supervisor: 目 錄 1 緒論 選題的依據(jù)和意義 ...................................... 1 項(xiàng)目研究?jī)?nèi)容和任務(wù) .................................... 1 論文內(nèi)容及結(jié)構(gòu) ........................................ 2 2 FPGA 原理及 開發(fā) 工具 FPGA 原理 ............................................. 3 QuartusⅡ及開發(fā)語言 .................................. 4 3 曼徹斯特編碼原理 1553B 數(shù)據(jù)總線 ........................................ 8 曼徹斯特編碼原理 .................................... 10 4 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)設(shè)計(jì)要求 ........................................ 11 系統(tǒng)設(shè)計(jì)思路 ........................................ 11 系統(tǒng)設(shè)計(jì)框圖 ........................................ 12 5 系統(tǒng)模塊設(shè)計(jì) 并串轉(zhuǎn)換器的設(shè) 計(jì) .................................... 13 曼徹斯特編碼器設(shè)計(jì) .................................. 14 6 系統(tǒng)仿真及結(jié)果分析 并串轉(zhuǎn)換 器 仿真及結(jié)果分析 ............................. 19 曼徹斯特編碼 器 仿真及結(jié)果分析 ......................... 26 系統(tǒng)總體仿真及結(jié)果分析 ............................... 29 7 結(jié)論及展望 .......................................... 34 參考文獻(xiàn) .............................................. 35 致謝 .................................................. 36 附錄 A ................................................ 37 附錄 B ................................................ 41 1 基于 FPGA 的曼徹斯特編碼器的設(shè)計(jì) 1 緒論 航空航天產(chǎn)業(yè)是國(guó)家綜合國(guó)力的集中體現(xiàn)和重要標(biāo)志，是國(guó)家先進(jìn)制造業(yè)的重要組成部分，是國(guó)家科技創(chuàng)新體系的一支重要力量。 11553B作為一種通用的軍事標(biāo)準(zhǔn)協(xié)議，它對(duì)數(shù)據(jù)總線的電氣和協(xié)議特性進(jìn)行嚴(yán)格的規(guī)范和約束，現(xiàn)已廣泛運(yùn)用于航空電子綜合系統(tǒng)。除了文中特別加以標(biāo)注引用的內(nèi)容外 ，本論文不包含法律意義上已屬于他人的任何形式的研究成果 ,也不包含本人已用于其他學(xué)位申請(qǐng)的論文或成果。 III、畢 業(yè)設(shè)計(jì) (論文 )工作內(nèi)容及完成時(shí)間： 第 1 周 第 3 周 :資料查找、方案論證、英文資料翻譯、開題報(bào)告撰寫。 本課題基于 FPGA 平臺(tái)實(shí)現(xiàn)曼徹斯特編碼器的設(shè)計(jì)。 學(xué)士學(xué)位論文原創(chuàng)性聲明 本人聲明，所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立完成的研究成果。在飛機(jī)制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。 關(guān)鍵詞 ： FPGA，曼徹斯特編碼， 1553B 總線，串并轉(zhuǎn)換 指導(dǎo)老師簽字： Design of Manchester Encoder Based on FPGA Student Name: Lin Yu Class: 0782052 Supervisor: Zou Qiong Abstract: Electronics and Aviation technology industry developed rapidly. Our country attaches great importance to the development of aerospace the period of Twelfth of FiveYear government will support further increase Aviation, it will Promote the rapid development of the aerospace aircraft manufacturing,Avionics System is an important part of the avionics system is the key technology of data bus. 1553B takes one kind of military standard， it has carried on the s