【正文】 cf_address_gen_en=0。// ram signal blka=1。 end st4: begin // start the cfft ram1。 else case(state) st0 : begin //initial state if(d_valid) state = st1。 else if(valid) datain_t[4:0]=datain_t[4:0]+1。 always(posedge clk or negedge rst_n) //input datain_valid sync。 assign dataout_a[13:0]=(dataout_valid)?{dataout_cf1[35],dataout_cf1_t2[12:0]}:1439。b0。 wire last_butterfly。 wire start_cfft。 reg cf_address_gen_en。 reg [4:0] datain_t。 output dataout_valid。 理工大學(xué)學(xué)士學(xué)位論文 20 input [15:0] normal_im。如果輸入數(shù)據(jù)是連續(xù)的，那么一次 N 點 FFT 運算必須在下一組 N 點輸入數(shù)據(jù)輸入結(jié)束之前完成，這往往需要數(shù)倍于輸入數(shù)據(jù)時鐘的內(nèi)部運算時鐘?？偟膩碚f，塊浮點數(shù)具有定點數(shù)的運算速度，同時又有浮點數(shù)的計數(shù)思想，鑒于塊浮點數(shù)的這種優(yōu)點，本課題選擇了塊浮點數(shù)的計數(shù)方式 [3]。 塊浮點數(shù) 浮點數(shù)具有很大的動態(tài)范圍，可以非常精確地表示一個數(shù)值。這里討論的為有符號數(shù)。兩個負(fù)數(shù)相加，結(jié)果小于機器所能表示的最小負(fù)數(shù)，稱為下溢。 定點運算 時，當(dāng)運算結(jié)果超出數(shù)的表示范圍，就發(fā)生溢出；而在浮點運算時，運算結(jié)果超出尾數(shù)的表示范圍卻并不一定溢出，只有當(dāng)階碼也超出所能表示的范圍時，才發(fā)生溢出。從圖中很容易看出它是一種順序輸入，倒序輸出的方式。 N=23=8時的各 級旋轉(zhuǎn)因子表示如下： 理工大學(xué)學(xué)士學(xué)位論文 13 3,2,1,0,31,0,20,1222/24/????????????JWWWLJWWWLJWWWLJJNpNJJNpNJJNpNLLL時，時，時， () 對 N=2M的一半情況，第 L級的旋轉(zhuǎn)因子為 LMLJNJNpNMLMLMLLJpNJpJWWWNJLWWLMML??????????????????212,.. .,2,1,0,222212,.. .,2,1,0,12212 （ ） (3)蝶形運算規(guī)律 設(shè)序列 x(n)經(jīng)時域抽選 (倒序 )后，存入數(shù)組 X中。這兩個輸入、輸出數(shù)據(jù)節(jié)點在同一水平線上，并且它們只對本蝶形運算有效，對其它的蝶形運算是無效的。 N1時， N(N1)是約等于 N2的。式 ()和式 (2． 11)說明了原 N/2點的 DFT和這兩個 N/4點的 DFT之間的關(guān)系。在圖 ， N=23=8，式 ()給出了 X(O)～ X(3)的計算方法，而式 ()給出了 X(4)～ X(7)的計算方法。 基 2FFT算法基本原理 基 2FFT算法基本上分為時域抽取法 FFT(DITFFT)和頻域抽取法 FFT(DIFFFT)兩大類。 在前面已經(jīng)講到， N點 DFT的復(fù)乘次數(shù)等于 N2。如果直接按 ()式計算 X(k)值，那么對于某一個k值而言需要 N次復(fù)數(shù)乘法和 m1次復(fù)數(shù)加法。 20xx 年劉國棟等也使用基 2 算法設(shè)計了 FFT 單元，他使用了 ALTERA 高性能的Stratix 器件對 512 點、 1024 點、 2048 點、 4096 點和 8192 點都進行了分析。目前 Altera 公司提供的 FFT 模塊采用 4 引擎結(jié)構(gòu)，在實現(xiàn) 1024 點 FFT 時所需時間己經(jīng)降至很低。工 作時，這些配置數(shù)據(jù)存放在片內(nèi)的SRAM 或者熔絲圖上。 使用可編程邏輯器件可以大大簡化硬件系統(tǒng)，降低成本，提高系統(tǒng)的可靠性、靈活性和保密性。但是，通用 DSP 處理器構(gòu)成的 FFT 處理器和 FIR 數(shù)字濾波器采用循環(huán)編碼算法，程序量小，但存在大量的冗余運算，需要許多跳轉(zhuǎn)操作，處理速度較慢，難以滿足現(xiàn)代數(shù)字信號處理高速、大規(guī)模、理工大學(xué)學(xué)士學(xué)位論文 3 實時性的要求。 因此，自主研發(fā)基于 FPGA 芯片的 FFT 和 FIR 數(shù)字濾波器，把 FFT 和 FIR 數(shù)字濾波器實時性的要求和 FPGA 芯片設(shè)計的靈活性結(jié)合起來，實現(xiàn)并行算法與硬件結(jié)構(gòu)的優(yōu)化配置，提高 FFT 和 FIR 數(shù)字濾波器處理速度，滿足現(xiàn)代信號處理的高速度、高可靠性要求，成為了現(xiàn)今我國數(shù)字信號處理的一個研究點。 此外，數(shù)字濾波在圖像處理、語音識別和模式識別等數(shù)字信號處理中占有重要地位。處理的任務(wù)大致分為三類 :卷積 —— 用于各種濾波器，對給定頻率范 圍的原始信號進行加工（通過或濾出）來提高信噪比；相關(guān) —— 用于信號比較，分析隨機信號的功率譜密度；變換 —— 用于分析信號的頻率組成，對信號進行識別。速度上 ASIC更占優(yōu)勢，但是隨著點數(shù)的增加，芯片面積將迅速擴大，也就意味著成本的提高。以選取的 FPGA 器件庫為基礎(chǔ)，使用 modelsim 軟件進行仿真，并對結(jié)果進行分析。所以， DFT 在各種數(shù)字信號處理中起著核心作用，而 DFT 的快速算法快速傅立葉變換 (Fast Fourier Transform， FFT)就成為了數(shù)字信號處理的最基本技術(shù)之一，對FFT 算法及其實現(xiàn)方式的研究是很有意義的。同時由于其實現(xiàn)結(jié)構(gòu)主要是非遞歸的，因此 FIR 濾波器可以穩(wěn)定工作。 通用數(shù)字信號處理芯片 通用數(shù)字信號處理芯片即 DSP 處理器， 按照 DSP 的用途，可分為通用型 DSP芯片和專用型 DSP 芯片 。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路?？删幊踢壿嬈骷膽?yīng)用不僅使電子產(chǎn)品性能有了很大改善，而且也使數(shù)字系統(tǒng)設(shè)計方法發(fā)生了根本性變革。 理工大學(xué)學(xué)士學(xué)位論文 4 世界上第一片 FPGA 由美國 Xilinx 公司于 1985 年發(fā)明，因而 FPGA 技術(shù)在國外發(fā)展較早，隨著 FPGA 技術(shù)的普及，使用 FPGA 芯片設(shè)計正在世界范圍內(nèi)興起。 國內(nèi)方面，我國的 FPGA 技術(shù)起步較晚，但是進入 21 世紀(jì)后，發(fā)展非常迅速。 理工大學(xué)學(xué)士學(xué)位論文 5 篇章結(jié)構(gòu) 本文主要針對基 2 順序處理的 FFT 處理器和 FIR 數(shù)字濾波器的 FPGA 實現(xiàn)進行了研究，涉及算法選取、處理器結(jié)構(gòu)設(shè)計、系統(tǒng)仿真、 FPGA 實現(xiàn)和系統(tǒng)測試。從上面的說明中可以看出， N點DFT的乘法和加法運算次數(shù)均與 N2成正比。此外，旋轉(zhuǎn)因子 wmN具有明顯的周期性和對稱性。 設(shè)序列 x(n)的長度為 N，并且有以下的條件成立 N=2M， M為自然數(shù) 1(r)和 2(r)是 x(n)按 n的奇偶性分解成的兩個 N/2 點的子序列，如下式所示 12,.. .1,0),2()(1 ??? Nrrxrx 12,...,1,0),12()(2 ???? Nrrxr 那么 x(n)的 DFT 為 ?? ?? ?? n knNn knN WnxWnxkX )()()( ?? ?? ??? ?? 12/ 0 )12(212/ 0 2 )12()2( N r rkNN r krN WrxWrx ?? ???? ? 12/ 0 2212/ 0 1 )()( N r krNN r kN WrxWrx 由于 krNkrNjkrNjkrN WeeW 2 2/22222 ??? ??ππ 所以 1,.. .,1,0)()()()()( 2112/0 2/212/0 2/1?????? ?? ????NkkXWkXWrxWWrxkW kNNrkrNkNNrkrN （ ） 其中)(1kX和)(2k分別為 1rx和(2r的 N/2 點 DFT，即 理工大學(xué)學(xué)士學(xué)位論文 8 )]([)()()]([)()(212/02/22112/02/11rxDFTWrxkXrxDFTWrxkXNrkrNNrkrN?????????? （ ） （ ） 又由于)(1kX和)(2k都是以 N/2 為周期，且 kNNkN WW ??? 2 所以 X(k)又可 以表示為如下所示的表達(dá)式 12,...,1,0)()()( 21 ???? NkkXWkXkX kN （ ） 12,...1,0)()()2( 21 ????? NkkXWkXNk kN （ ） 這樣一個 N點的 DFT就被拆分成為了兩個 N/2點的 DFT。由前面的說明可以 知道，計算一個 N/2點 DFT需要 (N2)2次復(fù)數(shù) 乘 法 和 N/2(N/21) 次 復(fù) 數(shù) 加 法 。圖中 用到關(guān)系式mkNk m WW ?/。由此圖更加直觀地看出 FFT算法的優(yōu)越性，從圖 ， N越大時，優(yōu)越性就越明顯。很明顯原址計算可以節(jié)省存儲資源，從而降低硬件的成本。 (4)序列的倒序 仔細(xì)分析可以發(fā)現(xiàn)看似毫無規(guī)律可循的 DITFFT算法的輸入序列的排序其實是很有規(guī)律的。本課題也是采用的圖 。在定點機中，正常情況下是不允許出現(xiàn)溢出的。 理工大學(xué)學(xué)士學(xué)位論文 16 采用變形補碼后，任何小于 l的 正數(shù)，兩個符號位都是 0，即 00．nxxx ...21；任何大于 l的負(fù)數(shù)，兩個符號位都是“ 1”，即 11．nxx ...21；如果兩個數(shù)相加后，其結(jié)果的符號位出現(xiàn)“ 01”或“ 10”兩種組合時，表示發(fā)生溢出。由于 A/D器件的精度是一定的，所以轉(zhuǎn)換之后的數(shù)值和真實值之間存在著偏差，這就是輸入的量化誤差。在用 FPGA實現(xiàn) FFT算法的時候，經(jīng)常會使用塊浮點的方式來進行。 圖 FFT處理器結(jié)構(gòu)框圖 圖 中：蝶算單元采用 DIT 方式來完成基 2 蝶形運算，如果數(shù)據(jù)從雙口 RAM1中讀出，則計算結(jié)果存入雙口 RAM2 中，反之亦然；存儲單元主要用來存儲輸入數(shù)據(jù)、中間結(jié) 果 (RAM)，預(yù)置旋轉(zhuǎn)因子 (ROM)，以及最后的計算結(jié)果 (RAM)；地址產(chǎn)生單元產(chǎn)生 RAM 的讀、寫地址和 ROM 的讀地址；功能切換單元用來完成 RAM1 和 RAM2 間數(shù)據(jù)讀寫功能的切換；塊浮點單元記錄蝶算單元輸出數(shù)據(jù)的位信息，并完成蝶算單元輸入數(shù)據(jù)的截位；時序控制單元產(chǎn)生各個模塊的使能、控制信號，使整個流程正常工作。 圖 遞歸順序型 FFT 結(jié)構(gòu)框圖 module cfft32( clk, rst_n, slice_number, normal_re, normal_im, normal_valid, startfft, fft_finish, address_a, dataout_a, address_b, dataout_b, dataout_valid, number)。 output fft_finish。 wire [15:0] d_re。 reg blka,blkb。//cfft dataout output signal wire [4:0] addr_cf1,addr_cf2。 wire [31:0] twiddle_dataout。 assign blk_cf=rd_ramamp。 wire [24:0] dataout_cf1_t,dataout_cf2_t,dataout_cf1_t2,dataout_cf2_t2。b0。 always(posedge clk or negedge rst_n) //input datain sync。 end else if(d_valid) begin datain_wr=0。// start input datain i