【正文】 ........................................................................... 24 按鍵輸入與顯示 ..................................................................................................... 24 系統(tǒng)測(cè)試 ................................................................................................................. 25 6 總結(jié)及展望 ........................................................................................................................ 26 參 考 文 獻(xiàn) ............................................................................................................................ 27 致 謝 .................................................................................................................................. 28 九江學(xué)院學(xué)士學(xué)位論文 1 引 言 20 世紀(jì) 70 年代初研制出了微處理器，出現(xiàn) 4位和 8 位總線，傳統(tǒng)示波器的雙通道輸入無(wú)法滿足 8bit的觀察。 邏輯處理部分，采用 EDA 自上而下的設(shè)計(jì)思想，首先，按功能劃分模塊，分為采樣觸發(fā)控制模塊、采樣頻率控制模塊、雙口 RAM 存儲(chǔ)模塊、波形顯示控制模塊、 VGA 顯示驅(qū)動(dòng)模塊、鍵盤顯示控制模塊六個(gè)模塊；然后，用 VHDL 語(yǔ)言設(shè)計(jì)對(duì)應(yīng)的模塊，本文詳細(xì)分析了 VGA 逐行掃描的工作原理，并最終實(shí)現(xiàn)數(shù)據(jù)的顯示；最后，在系統(tǒng)級(jí)的層次，將各個(gè)模塊有機(jī)結(jié)合在一起，形成了一個(gè)具有十路輸入，六種觸發(fā)方式，采樣頻率可調(diào)，使用通用 VGA 顯示器顯示的邏輯分析儀。 JIU JIANG UNIVERSITY 數(shù)字邏輯系統(tǒng)課程設(shè)計(jì) 題 目 基于 VGA 顯示的邏輯分析儀 （顯示控制部分） 英文題目 The Logic Analyzer Based on VGA Display（ Display Control） 九江學(xué)院學(xué)士學(xué)位論文 I 摘 要 邏輯分析儀是一種有效的、最具代表性的數(shù)字邏輯分析儀器，目前得到了廣泛的應(yīng)用，但其昂貴的價(jià)格和復(fù)雜的操作方式，限制了其在小型實(shí)驗(yàn)室或教育機(jī)構(gòu)的使用。 本設(shè)計(jì)利用 FPGA 芯片和 EDA 設(shè)計(jì)方法，實(shí)現(xiàn)了廉價(jià)實(shí)用的邏輯分析儀，既能夠大大降 低成本，又可以滿足生產(chǎn)實(shí)踐中不斷變化的需要。微處理器和存儲(chǔ)器的應(yīng)用需要不同于時(shí)域和頻域的測(cè)試儀器，數(shù)域測(cè)試儀器 —— 邏輯分析儀應(yīng)運(yùn)而生。由控制端完成數(shù)據(jù)的采集，將采集到的數(shù)據(jù)，上傳到計(jì)算機(jī)，由計(jì)算機(jī)進(jìn)行處理和顯示。但其相對(duì)昂貴的價(jià)格，限制了其在普通用戶領(lǐng)域中的使用，因而設(shè)計(jì)一種廉價(jià)的，便于實(shí)現(xiàn)的邏輯分析 儀，支持一般的小型實(shí)驗(yàn)室或教育機(jī)構(gòu)進(jìn)行數(shù)字系統(tǒng)的開發(fā)、科研活動(dòng)，具有很大的現(xiàn)實(shí)意義。 VGA裝置可以同時(shí)儲(chǔ)存 4個(gè)完整的 EGA色版，并且它們之間可以快速轉(zhuǎn) 換，在畫面上看起來(lái)就像是即時(shí)的變色。 VGA 的發(fā)展與應(yīng)用 顯卡所處理的信息最終都要輸出到顯示器上，顯卡的輸出接口就是電腦與顯示器之間的橋梁，它負(fù)責(zé)向顯示器輸出相應(yīng)的圖像信號(hào)。 VGA 接口應(yīng)用于 CRT 顯示器無(wú)可厚非，但用于連接液晶之類的顯示設(shè)備，則轉(zhuǎn)換過(guò)程的圖像損失會(huì)使顯示效果略微下降。 結(jié)合以上情況，設(shè)計(jì)一款基于 FPGA，用 VGA 作為顯示載體的邏輯分析儀，就是一個(gè)比較理想的設(shè)計(jì)方案。針對(duì)一體思想，結(jié)合本設(shè)計(jì)的設(shè)計(jì)思路，提出了基于 VGA 顯示的邏輯分析儀的軟硬件設(shè)計(jì)思路，并就一些與設(shè)計(jì)相關(guān)的技術(shù)，進(jìn)行了深入的介紹。介紹了裝置的人機(jī)交互界面，控制方法和工作方式。 FPGA 是整個(gè)系統(tǒng)的核心，通過(guò)對(duì)其編程可輸出紅、綠、藍(lán)三基色信號(hào)和 HS、 VS行場(chǎng)掃描同步信號(hào)。 VGA 顯示器的輸入是模擬信號(hào) ,所以由 VGA 顯示控制器產(chǎn)生的 RGB 信號(hào)在進(jìn)入 VGA 接口前要經(jīng)過(guò)一個(gè) D/A 轉(zhuǎn)換器，將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，最終才在 VGA 顯示器上顯示出來(lái)。 FPGA FPGA是英文 Field－ Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、 GAL、 EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。 (4) VHDL語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、移植性強(qiáng)。系統(tǒng)硬件結(jié)構(gòu)如圖 所示。配置電路原理圖如圖 所示。另外一種是配置復(fù)位，如圖 中按鍵 S1 所示。為了提高系統(tǒng)的穩(wěn)定性，還需要對(duì)轉(zhuǎn)換的電壓進(jìn)行濾波。 VGA 顯示器的驅(qū)動(dòng)時(shí)序，要嚴(yán)格遵循“ VGA 工業(yè)標(biāo)準(zhǔn)”，即 640 480 60Hz 模式，對(duì)應(yīng)的頻率要求如表 所示，否則可能會(huì)損壞 VGA 顯示器。端口保護(hù)電路，在每一個(gè)輸出信號(hào)線上，采用兩個(gè)二極管 IN4148,分別接 的電源和地，固定該點(diǎn)的電壓在 0～ 之間。因此，本設(shè)計(jì)將狀態(tài)顯示電路單獨(dú)出來(lái)，用八位共陽(yáng) LED 數(shù)碼管，采用動(dòng)態(tài)掃描的方式，顯示系統(tǒng)的工作狀態(tài)。鍵盤顯示控制模塊主要是控制更改觸發(fā)條件、采樣頻率及數(shù)碼顯示等操作。根據(jù)功能的要求，將數(shù)據(jù)的存儲(chǔ)寬度設(shè)為 10 位，存儲(chǔ)的深度設(shè)定為 1024。 圖 雙口 RAM 存儲(chǔ)模塊 Fig. dualport RAM memory module VGA 驅(qū)動(dòng)模塊 VGA 驅(qū)動(dòng)模塊的設(shè)計(jì) ,實(shí)質(zhì)就是完成 VGA 顯示的功 能 :： (1)在一定的工作頻率下 ,產(chǎn)生正確的時(shí)序關(guān)系 (工作時(shí)鐘信號(hào)， HSyn 水平同步信號(hào)， VSyn 垂直同步信號(hào)，消隱信號(hào)之間的關(guān)系 ) ； (2)在正確時(shí)序的控制下讀出幀緩存中的像素?cái)?shù)據(jù) ,同時(shí)在當(dāng)前幀顯示完畢時(shí) ,向 DPRAM 控制器發(fā)信號(hào) ,使 DPRAM 控制器能夠及時(shí)刷新幀緩存中的像素?cái)?shù)據(jù)。行掃描時(shí)序如圖 所示。 VGA 圖像整體掃描范圍及方式如圖 圖 VGA 圖像顯示掃描示意圖 Fig. VGA image display scanning diagram 圖 像顯示區(qū)行消隱場(chǎng)消隱行消隱場(chǎng)消隱行掃描計(jì)數(shù)器場(chǎng)掃描計(jì)數(shù)器6 40 像素5 155 250 96 1 442場(chǎng)同步357 84 8 00480像素場(chǎng)消隱圖像 下一場(chǎng)圖像場(chǎng)消隱R G BVS Ta TbTc TdTg TeTf九江學(xué)院學(xué)士學(xué)位論文 21 （ 3） RGB 數(shù)據(jù)幀的結(jié)構(gòu) 行場(chǎng)掃描確定屏幕上每個(gè)像素點(diǎn)的位置，像素點(diǎn)的顏色則由 VGA 接口輸入的色彩數(shù)據(jù)決定。假設(shè)有如表 所列的一組波形數(shù)據(jù)，其對(duì)應(yīng)的波形圖如圖 所示。例如其中一個(gè)波形數(shù)據(jù)為 10’b10_0011_1110，則表示第 1~ 9 通道采樣為高電平，第 0、 6~8 通道采樣為低電平。除去消隱部分，實(shí)際有效的掃描點(diǎn)有 640 480 個(gè)像素點(diǎn)，在此范圍內(nèi)顯示圖像。 （ 1）掃描的方式 行掃描從每一行的左邊開始， 采用的掃描時(shí)鐘為 ，每一個(gè)時(shí)鐘周期，對(duì)應(yīng)該行上的一個(gè)像素點(diǎn)。 生成模塊如圖 所示。 （ 1）模塊設(shè)計(jì)要求 系統(tǒng)工作時(shí)，采集到的數(shù)據(jù) 需要及時(shí)存儲(chǔ)。 其中虛線以內(nèi)的模塊屬于邏輯分析，本文處理虛線以外的其他模塊。 基于 VGA顯示的邏輯分析儀 16 圖 八 路按鍵輸入電路 Octal key input circuit 狀態(tài)顯示電路 在設(shè)計(jì)過(guò)程中，可以采取用 VGA 顯示邏輯分析儀當(dāng)前工作狀態(tài)方法。以 R 為例，這三個(gè)電阻分別對(duì)應(yīng) R2,R1,R0進(jìn)行加權(quán)。顯示采用逐行掃描的方式進(jìn)行，陰極射線槍發(fā)出電子束打在涂有熒光粉的熒光屏上，產(chǎn)生 RGB 三基色，合成一個(gè)彩色像素。 基于 VGA顯示的邏輯分析儀 12 圖 系統(tǒng)復(fù)位及時(shí)鐘電路 System Reset and clock circuit 系統(tǒng)電源 FPGA 工作于高速狀態(tài)，對(duì)電源的要求比較高。 狀態(tài)顯示電路 九江學(xué)院學(xué)士學(xué)位論文 11 C F G _ D C L KC F G _ C O N F _ D O N EC F G _ n C O N F IGC F G _ D A T AC F G _ A S D OC F G _ n C EC F G _ n C S OV C C 3 _ 330R 6 030R 6 130R 6 230R 6 3J T A G _ T C KJ T A G _ T D OJ T A G _ T M SJ T A G _ T D IV C C 3 _ 3S W 5C F G _ n C O N F IGC O N F _ R S TV D D 3 _ 3470R 1 410KR 1 5C F G _ n C O N F IGC F G _ n C O N F _ D O N EC F G _ D C L KC F G _ D A T AC F G _ n C E10KR 1 610KR 1 710KR 1 8D A T AD C L Kn C SA S D INCNCNCGNDV C CV C CV C CNCNCNCNCNC1234567 9101112131415168配置芯片 V C C 3 _ 3V C C 3 _ 3C F G _ D A T AC F G _ D C L KC F G _ n C S OC F G _ A S D OC F G _ n C S OC F G _ A S D O100pFC 3 0100pFC 3 110KR910KR 1 2M S E L 1A S / J T A G 模式 R9 不焊接n S T A T U Sn C O N F I GC O N F _ D O N ED C L Kn C EM E S L 1M E S L 0D A T A 0T M ST C KT D OT D IU 2 IR 2 2N7 C F G _ n C O N F IGR 2 3 C F G _ C O N F _ D O N EN6 C F G _ D C L KN4 C F G _ n C EP 2 0P 2 1 M S E L 1N3 C F G _ D A T AL8M6M7M810KR710KR810KR 1 010KR 1 110KR 1 3V C C 3 _ 3J T A G _ T C KJ T A G _ T M SJ T A G _ T D IJ T A G _ T D OV C C 3 _ 3E P 2 C 3 5 F 6 7 2 C 8J T A G 接口AS 接口E P C S 1 6 S I1 6 N1 23 45 67 89 10*1 23 45 67 89 10*1 2C O N F I G _ O KL E D 9 圖 配置電路原理圖 Fig. Configuring the circuit diagram 時(shí) 鐘及復(fù)位電路 復(fù)位有兩種形式。 本設(shè)計(jì)中，設(shè)置了上述兩種配置方式。 基于 VGA顯示的邏輯分析儀 10 3 系統(tǒng)硬件電路設(shè)計(jì) 根據(jù)一體化的設(shè)計(jì)思想，在設(shè)計(jì)硬件電路時(shí)，根據(jù)圖 的規(guī)劃和電路要實(shí)現(xiàn)的功能，將系統(tǒng)的硬件電路進(jìn)一步細(xì)分為五部分，分別為：信號(hào)輸入電路、 VGA 接口電路、FPGA 核心 及配置電路、輸入控制電路和狀態(tài)顯示電路。 (2) 獨(dú)立實(shí)現(xiàn)，修改方便，系統(tǒng)硬件描述能力強(qiáng)。 EP2C35F672 的輸入的時(shí)鐘頻率范圍為 10MHz360MHz， 經(jīng)過(guò)內(nèi)部 PLL電路后可輸出 的系統(tǒng)時(shí)鐘。 采用的主要技術(shù) 本設(shè)計(jì)采用了 Altera公司的 EDA軟件 Quartus II，并以 Cylone系列 FPGA器件為系統(tǒng)硬件平臺(tái)。通過(guò)對(duì) FPGA 進(jìn)行編程，輸出標(biāo)準(zhǔn)的 VGA 信號(hào)（紅、綠、藍(lán)三色信號(hào) 和行、幀同步信號(hào)），通過(guò)15 針