【正文】 ....................................................................... 18 第 4 章 TMS320C54x DSP 系統(tǒng)硬件設(shè)計(jì) ............................................................... 20 系統(tǒng)設(shè)計(jì)要求 ................................................................................................ 20 電源設(shè)計(jì) ........................................................................................................ 20 時(shí)鐘電路設(shè)計(jì) ................................................................................................ 20 存儲(chǔ)器單元設(shè)計(jì) ............................................................................................ 21 復(fù)位電路設(shè) 計(jì) ................................................................................................ 22 JTAG 接口 ...................................................................................................... 23 A/D 模數(shù)轉(zhuǎn)換器 ............................................................................................. 24 該款 AD 的主要特性 .......................................................................... 24 該款 AD 的工作原理 .......................................................................... 24 該款 AD 的設(shè)計(jì)方案 .......................................................................... 25 D/A 數(shù)模轉(zhuǎn)換器 ............................................................................................. 25 邏輯控制 ........................................................................................................ 27 第 5 章 CCS 集成開發(fā)環(huán)境 ....................................................................................... 28 IV 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 CCS 集成開發(fā)環(huán)境簡(jiǎn)介 ................................................................................ 28 CCS 的組成 .................................................................................................... 28 結(jié)論 .............................................................................................................................. 31 參考文獻(xiàn) ...................................................................................................................... 32 致謝 .............................................................................................................................. 33 附錄 I ........................................................................................................................... 34 附錄 II .......................................................................................................................... 35 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 1 第 1 章 緒 論 課題背景及其研究現(xiàn)狀 隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號(hào)處理的頻譜分析已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并發(fā)揮著重要作用。但是，傳統(tǒng)的頻譜分析儀也有明顯的缺點(diǎn)，它只能測(cè)量頻率的幅度，缺少相位信息，因此屬于標(biāo)量?jī)x器而不是矢量?jī)x器。 FFT 運(yùn)算時(shí)間與取樣點(diǎn)數(shù)成對(duì)數(shù)關(guān)系，頻譜分析儀需要高頻率、高分辨率和高速運(yùn)算時(shí)，要選用高速的 FFT 硬件，或者相應(yīng)的數(shù)字信號(hào)處理器（ DSP）。 20 世紀(jì) 60 年代，Coolley 和 Tuckey 提出了 FFT，可以將運(yùn)算減少到（ 2/N ） log N2 次乘法。在雷達(dá)信號(hào)處理中可以根據(jù)回波信號(hào)的功率譜密度、譜峰的寬度、高度和位置可以確定運(yùn)動(dòng)目標(biāo)的位置、輻射強(qiáng)度和運(yùn)動(dòng)速度。 70 年代末，隨著集成電路技術(shù)，快速 A/D 變換技術(shù)，頻率合成技術(shù)，數(shù)字存儲(chǔ)技術(shù)，尤其是微處理器技術(shù)的飛速發(fā)展，頻譜儀的技術(shù)指標(biāo)大幅度提高。 ATTEN 的 AT606 的輸入頻率范圍 ~650MHz； MS2711D 的頻率范圍 60K~3GHz，而 Anritsu 安立的 MS2665C 頻譜儀輸入頻率范圍：9KHz~，整體而言，目前輸入頻率范圍有所擴(kuò)大。頻譜分析儀 MS2711D的頻率掃描寬度： 6Hz~。硬件方面設(shè)計(jì)主要原理是：通過信號(hào)發(fā)送器產(chǎn)生的 0~2V模擬信號(hào)，經(jīng)過 AD 采樣，送到 DSP進(jìn)行 FFT 數(shù)字處理等過程 后，由 DA 將數(shù)字信號(hào)轉(zhuǎn)化成模擬信號(hào)，再通過示波器來顯示，完成頻譜分析，其間的時(shí)序控制和地址碼編譯由 CPLD 完成。 DSP處理器型號(hào)眾多，本設(shè)計(jì)選用的是 TI 公司的 TMS320VC5402 芯片，其內(nèi)部結(jié)構(gòu)圖如圖 21 所示。 ? 3 條數(shù)據(jù)總線（ CB、 DB 和 EB） 3 條數(shù)據(jù)總線（ CB、 DB 和 EB）將內(nèi)部各單元（如 CPU、數(shù)據(jù)地址生成電路、程序地址 生成電路，片內(nèi)外圍設(shè)備以及數(shù)據(jù)存儲(chǔ)器）連接在一起。 圖 22 TMS320VC5402 存儲(chǔ)器分 配圖 圖 23 TMS320VC5402 擴(kuò)展程序存儲(chǔ)圖 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 9 ?程序存儲(chǔ)器 通過 MP/ ______MC 和 OVLY 位的設(shè)置，可以實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)器（ ROM、 RAM）的配置，即哪些片內(nèi)存儲(chǔ)器屬于程序存儲(chǔ)器空間。 I/O 存儲(chǔ)器空間有 64K 字尋址范圍（ 0000H~FFFFH）且只存在于片外。除存儲(chǔ)操作指令（ ADDM、ANDM、 ORM 和 XORM）外， ALU 的運(yùn)算結(jié)果通常都被傳送到目的累加 器（累加器 A 和 B）。 D B 15~ D B 0C B 15~ C B 0M U X符號(hào)控制桶形移位器（ 16~ 31 ）M S W / L S W寫選擇E B 15~ E B 0累加器 A累加器 B4040B AD C1616S X MTC （測(cè)試位） T ： 16~ 31A S M （ 4~ 0 ） ： 16~ 15指令寄存器立即數(shù) ： 16~ 15 或 0~ 1540A L UC S S U16 圖 25 40 位桶形移位器的功能框圖 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 11 ? 乘法器 /加法器單元 TMS320C54x CPU 中的 MAC 單元有一個(gè) 17 位 17 位的硬件乘法器，并且附帶了一個(gè) 40 位的專用加法器，可以在單周期內(nèi)完成一次乘法累加運(yùn)算。 指數(shù)編碼器的結(jié)構(gòu)如圖 28 所示。具體使用情況可以參閱文獻(xiàn)[17]。 所謂的組合算法就是把 2N 點(diǎn)的實(shí)信號(hào)組合成 N 點(diǎn)的復(fù)數(shù)序列，然后進(jìn)行 N點(diǎn)的復(fù)數(shù) FFT 變換，最后把 N 點(diǎn)的結(jié)果分解成 2N 點(diǎn)的實(shí)數(shù)。在基 2FFT 中，N=2M，共有 M 級(jí)運(yùn)算，每級(jí)有 N/2 個(gè) 2 點(diǎn) FFT 蝶形運(yùn)算，因此 N 點(diǎn) FFT 共有（ N/2） log2N 個(gè)蝶形運(yùn)算。 2， 6 166。 功率譜的計(jì)算 用 FFT 計(jì)算 x(n)的頻譜，即計(jì)算 ????? 10 )()(NnnkNWnxkX （ 323） )(kX 一般是實(shí)部 )(kXR 和虛部 )(kXI 組成的復(fù)數(shù)，即 )(kX = )(kXR +j )(kXI （ 324） 因此， 只需要將 FFT 變換好的數(shù)據(jù)按照虛部的平方加上實(shí)部的平方，然 后再對(duì)得到的數(shù)據(jù)進(jìn)行開方，就能得到功率譜密度 ]19[ 。 3） 系統(tǒng)至少擴(kuò)充一定數(shù)量的 RAM。即 CLKMD CLKMDCLKMD3 分別設(shè)置為“ 0”、“ 0”、“ 1”。系統(tǒng)內(nèi)編成 電壓 CCV 提供。 對(duì)于復(fù)位電路的設(shè)計(jì)，一方面應(yīng)確保復(fù)位的低電平時(shí)間足夠長(zhǎng)（一般需要20ms 以上），保證 DSP 可靠復(fù)位；另一方面應(yīng)確保電路具有良好的穩(wěn)定性，防止 DSP 誤復(fù)位。圖 44 是 JTAG 14 針接口上的信號(hào)定義。 ? 在大多數(shù)應(yīng)用中，片上模擬輸入緩沖器無需外部運(yùn)算放大器。 AD9201 有不同的輸入方式，本設(shè)計(jì)是采用輸入信號(hào)在 0~2V，參考電壓為2V。該轉(zhuǎn)換器是雙 10 位電壓輸出數(shù)模轉(zhuǎn)換器，具有靈活的 3 線串行接口。具體的與 DSP連接原理圖如圖 46 所示。邏輯復(fù)用器是由 SELECT 決定輸出情況，其輸出可由 CHIPSELECT 來設(shè)定其是否處于 高阻態(tài)。該AD9201 上運(yùn)行的電壓從 。 JTAG 硬件電路結(jié)合仿真器和仿真軟件（ Emulator），可以訪問 DSP 內(nèi)部的所有資源，包括片內(nèi)寄存器以及所有的存儲(chǔ)器，從而可提供實(shí)時(shí)硬件在線仿真與調(diào)試 的環(huán)境，便于開發(fā)人員進(jìn)行系統(tǒng)軟件調(diào)試。在系統(tǒng)加電過程中，當(dāng)內(nèi)核電壓和外圍端口電壓未達(dá)到要求的電平時(shí)，復(fù)位電路確保 DSP 始終處于復(fù)位狀態(tài)。該器件采用 44 引腳 S0,48 引腳 TSOP 封裝，和 48ball FBGA封裝。本系統(tǒng)采用的是外部振蕩方式 。 一個(gè)完整獨(dú)立的最小系統(tǒng)至少應(yīng)該包含以下內(nèi)容： 1） 系統(tǒng)上電可以獨(dú)立運(yùn)行用戶最終程序，不需依賴計(jì)算機(jī) /仿真器等設(shè)備開發(fā)。這樣的 M 次分解，也就構(gòu)成了從 x(n)到 )(kX 的 M （即 logN2 ）級(jí)迭代計(jì)算，每級(jí)由 2/N 個(gè)蝶形運(yùn)算組成。第一次按奇、偶分開，得到兩 組 N/2 點(diǎn)的DFT， x(n)的序列號(hào)為 0， 2， 4， 6 166。 DIT是將 N點(diǎn)的輸入序列 x(n)按照偶數(shù)和奇數(shù)分解為偶序列和奇序列，因此，x(n)的 N 點(diǎn) FFT 可表示為： )(kX = ???12/02)2(NnnkNWnx + ?????12/0)12()12(NnknNWnx （ 313） 根據(jù) 2NW = 2)/2( ][ Nje ?? = )2//(2 Nje ?? = 2/NW （ 314） 得： ? ????? ???12/012/0 2/2/ )12()2()(NnNnnkNkNnkN WnxWWnxkX （ 315） 用 Y(k)和 Z(k)分別表示（ 315）右邊的第一個(gè)和第二個(gè)和式，則有 )()()( kZWkYkX kN??