數(shù)字電子技術(shù)--組合邏輯電路(存儲(chǔ)版)
【正文】 第 3章 組合邏輯電路 2．顯示譯碼器顯示譯碼器 :用于驅(qū)動(dòng)顯示器的譯碼器。解：第 3章 組合邏輯電路 數(shù)據(jù)選擇器數(shù)據(jù)選擇器：是能夠按照給定的地址將某個(gè)數(shù)據(jù)從一組數(shù)據(jù)中選出來的電路。冒險(xiǎn) :是指由于競(jìng)爭(zhēng)的存在，在門電路的輸出端可能出現(xiàn)尖峰脈沖的現(xiàn)象。1．一位半加器 表 39 一位半加器的真值表第 3章 組合邏輯電路 由表 314，可得出相應(yīng)的函數(shù)式為畫邏輯圖： 圖 310 一位半加器的邏輯圖第 3章 組合邏輯電路 一位半加器的邏輯符號(hào)： 圖 311 一位半加器的邏輯符號(hào)2．一位全加器 表 310 一位全加器的真值表第 3章 組合邏輯電路 化簡(jiǎn)后的函數(shù)式為： 畫邏輯圖：圖 334 一位雙全加器 74LS183的 1/2邏輯圖第 3章 組合邏輯電路 一位全加器的邏輯符號(hào)：圖 312 一位全加器的邏輯符號(hào) 3．串行進(jìn)位加法器圖 313 四位串行進(jìn)位加法器的邏輯圖 第 3章 組合邏輯電路 數(shù)值比較器數(shù)值比較器 :能夠?qū)崿F(xiàn)兩個(gè)二進(jìn)制數(shù)的大小比較功能的電路。 ：稱為消隱輸入 /滅零輸出端，均為低電平有效。1．二進(jìn)制譯碼器1）譯碼器 74LS138 圖 35 中規(guī)模集成 3位二進(jìn)制譯碼器 第 3章 組合邏輯電路 當(dāng) 時(shí)，控制端有效，輸出函數(shù)表達(dá)式為：第 3章 組合邏輯電路 表 35 中規(guī)模集成 3線 8線譯碼器 74LS138的真值表 第 3章 組合邏輯電路 [例 34]試用兩片 74LS138實(shí)現(xiàn)一個(gè) 4線
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1