小數(shù)分頻頻率合成器的理論基礎(chǔ)(翻譯)(存儲版)
【正文】 用小數(shù)N分頻因素。由于輸入ΔΣ調(diào)制器可以很容易地控制，瞬時正在合成的頻率可以直接控制，使無需轉(zhuǎn)換的一個信號直接調(diào)制階段[10]。因此，它通常是定義為輸出電壓等級相對的單邊帶的數(shù)量從中央頻率的分開，這是是在噪聲功率之間的比率從偏移輸出電壓在1 Hz帶寬中心頻率的正弦信號的功率： （）有時有必要讓瞬時PSD頻率偏差與相位噪聲PSD和單邊帶相位噪聲相聯(lián)系。他目前的研究興趣是在分析，仿真，設(shè)計(jì)高性能的ΔΣ調(diào)制器的測試。他目前的研究興趣在高性能和高頻率的模擬集成電路電信系統(tǒng)和模擬信號處理。在1988年，他在洛杉磯加州大學(xué)客座助理教授。1992年，他成為研究大學(xué)物理系助理于葡萄牙科英布拉。使用一方的功率譜密度，我們有 () ()這個公式表明，相位噪聲是直接轉(zhuǎn)移的頻率和左、右側(cè)放合成的頻率。接近和遠(yuǎn)離合成的相位噪聲頻率將取決于轉(zhuǎn)換器的順序和PLL環(huán)路濾波器。6．總結(jié)相干間接數(shù)字頻率合成技術(shù)使用一個PLL可能是最好的方法合成高頻信號，與高頻率的穩(wěn)定性和準(zhǔn)確性，和低相位噪聲。PSD輸出的單邊帶從合成的頻率將給予（參見（）） (14a)考慮鎖定條件下，擴(kuò)大對小偏移頻率的sin函數(shù)，我們獲得以下的近似表達(dá)式： (14b)連續(xù)N1和N2的值，這個表達(dá)式與在[7,11]中給出的表達(dá)式類似。圖9 ΔΣN分?jǐn)?shù)PLL對于這個系統(tǒng)，我們可以計(jì)算出的相位噪聲由于使用的小數(shù)除法合成信號技術(shù)。我們即不補(bǔ)償相位誤差鋸齒形，接受每個多相位噪聲雜散尖峰在每一個，也不用嘗試以補(bǔ)償相位誤差，設(shè)計(jì)非線性DAC的輸出增益系數(shù)匹配相當(dāng)敏感。圖8 相位檢測信號（NN2分別為5，）顯然，如果這個分?jǐn)?shù)頻率落在環(huán)路帶寬，將產(chǎn)生非常大的尖峰過濾的鋸齒波信號。因此，相位檢測器輸出電壓將增加每一個周期。所需的分頻的定義通常是做一個累加器，應(yīng)用一個數(shù)字N（），然后用溢出標(biāo)志使用控制分頻值，應(yīng)使用。但隨后的抑制參考頻率的噪音會更小，這意味著可能是一個更高的順序循環(huán)，如果環(huán)路帶寬和參考頻率過于接近，或增加一個參考頻率，這是很難設(shè)計(jì)的。但是，N為一個整數(shù)值，第一個限制立即出來：頻率分辨率等于參考頻率。表1 比較不同的合成技術(shù)。此外，可以集成合成器的主要組成部分在BiCMOS或即使在CMOS技術(shù)。直接模擬合成，如圖2所示，硬件密集的技術(shù)，使一個實(shí)現(xiàn)精細(xì)的頻率分辨率和快速開關(guān)時間。第2節(jié)中，我們提供了動機(jī)研究基于PLL可編程頻率合成，提出不久在其他的替代品存在一定的局限性?？梢钥闯觯跓o線系統(tǒng)中，一個或多個頻率合成器幾乎都是必要的，同時在接收和發(fā)射部分。合成頻率的旁瓣典型的雜散噪聲線的起源進(jìn)行了解釋。PLL的輸出相位噪聲的影響一起進(jìn)行了分析。因此，頻率合成精度高，穩(wěn)定的需求令人難以置信的增長，特別是對需要的操作頻率非常高（在千兆赫茲的范圍內(nèi)）的應(yīng)用，小頻率決議（典型的信道間隔幾百萬赫茲數(shù)100千赫），和低相位噪聲數(shù)字（100dBc的訂單數(shù)100千赫載波）。因此，在第5條，該方法在[7,11]開發(fā)實(shí)現(xiàn)小數(shù)N使用ΔΣ調(diào)制器的功能進(jìn)行了探討。圖2 直接合成技術(shù)的原則 直接數(shù)字合成，在圖3中，提供如直接模擬合成技術(shù)，精細(xì)的頻率決議和快速開關(guān)時間。圖4 數(shù)字鎖相環(huán)這種技術(shù)的主要問題導(dǎo)致合成過程中的間接性質(zhì)。在下一節(jié)將分析這種結(jié)構(gòu)。給一個確定的的參考頻率，優(yōu)化循環(huán)的特性，以實(shí)現(xiàn)低輸出相位噪聲是不是一件簡單的事情，因?yàn)椋?．N分頻鎖相環(huán)N分頻鎖相環(huán)是一個數(shù)字鎖相環(huán)分頻值隨時間函數(shù)變化。相反，它在每個周期除以一個整數(shù)，除以分?jǐn)?shù)值僅以統(tǒng)計(jì)方法，會產(chǎn)生輸出噪聲決定于選定依賴頻率?，F(xiàn)在，分為輸出頻率低于參考頻率，然后之間的相位差兩個信號的下降。這種技術(shù)被稱為相位插補(bǔ)和結(jié)合它構(gòu)成一個DAC的模擬相位內(nèi)插系統(tǒng)（API），[12]。輸出頻譜位流的ΔΣ調(diào)制器包含一個直流分量等于應(yīng)用的m值，還有寄生噪聲線，所謂的模式噪聲[2]。分頻給予 （9a）對于符號的簡化，讓我們定義。請注意，在傳統(tǒng)的ΔΣ調(diào)制器，它通常是移除一個濾波器帶外的量化噪聲。分?jǐn)?shù)的因素允許更寬的環(huán)路帶寬，因此，改善循環(huán)的開關(guān)時間，減少相位噪聲VCO和參考要求頻率源（因?yàn)橄嗤妮敵鲱l率參考頻率的噪音乘以一個較小的N
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1