【正文】 數(shù)器是可裝載減法計數(shù)器 ,產(chǎn)生的時鐘信號來對抗產(chǎn)生固有的比例系數(shù)。 上面介紹的方法其中掃描斜坡從自動模型振幅鍵控方式處出發(fā)到有源的自動模型振幅鍵控方式不起作用，比率計數(shù)器可以是負荷以前范圍的計算；簡而言之，那時描繪啟動位正在調(diào)整。啟動同步脈沖硬件時鐘裝置。就一切情況而論，電路想同時發(fā)生兩個或更多裝置 ,必須注意以下下情況。從屬設(shè)備必須連續(xù)不斷地變化相位關(guān)系， SYNC_CLK直到它與 SYNC_CLK輸入同相，是 SYNC_CLK\主件。不同的軟件人員設(shè)計出的位不同，這個位工作非自我清除。 AD9951，串行端口控制器指令字節(jié)寄存器地址，自動地產(chǎn)生特有的寄存器字節(jié)地址。（注意到串聯(lián)的寄存器的是存取還是與那字節(jié)是書面的 ,與例 operation部分細節(jié)相同 .） 第一個到第八個上升沿的各通信周期用來記錄指令字節(jié) AD9951。數(shù)據(jù)輸入到AD9951描述了上升沿的全部過程，使 AD9951接通后沿的圖 21通過圖 24在了解控制器的 AD9951串行端口。 CSB芯片選擇。默認值是邏輯 0, SDIO引腳是雙向的。此功能被控制寄存器 0x00 8bit控制 .缺省值的控制寄存器 0x00 8是低電平（ MSB開始）控制。 例如 Operation 振幅比例因子寄存器在 MSB開始格式 ,作用于一個指令字節(jié)的 0x02（串聯(lián)的地址是 00010（ b））。當(dāng)外部指定斷電管腳（ PWRDWNCTL）是高電平時 ,除 CFR16不起作用外 ,其他位正常工作。在這個方式 ,全部的操作失效。分流電容器應(yīng)盡可能接近于芯片引腳。 b1 圖 /下變頻 30 圖 PLL完成 圖 AD9951指零 ,同時發(fā)生載波Ｉ和 Q提供獨立的相位偏移 31 圖 28. 48引線四線扁平封裝尺寸 ESD ESD（靜電放電）敏感裝置。 C to +105176。 本次課程設(shè)計是對直接數(shù)字合成器 AD9951 進行設(shè)計， AD9951 是一個直接數(shù)字頻率合成器（ DDS）， 其特色是有一個工作在 400MSPS 的 14 位數(shù) /模轉(zhuǎn)換器 （ 14bit DAC） . AD9951 采用了先 進的 DDS 技術(shù) ,芯片內(nèi)部有一個高速的，高性能的 DAC，能夠形成一個數(shù)位可編程的，完整的高頻合成器 DDS 系統(tǒng)，有能力產(chǎn)生頻率達 200 MHz 的模擬正弦波。 AD9951在不同的時鐘脈沖下有不同的操作方法。同時并聯(lián)發(fā)生 AD9951,存在三種可能得到的同步方式電路∶自動同步方式 ,軟件控制手控同步方式，硬件控制手控同步方式。另一個難點是專業(yè)知識的貧乏，專業(yè)知識的貧乏也阻礙了對資料的理解。模擬裝置將應(yīng)用于一個更大的 ESD,在不久的將來，這些警告信息將會從這個數(shù)據(jù)表消除。 b1 DAC斷電 = 1 39。 布局考慮 為改善性能 ,下列布局方針應(yīng)遵守模擬電源（ AVDD）和數(shù)字電源（ DVDD）分開接通 ,即使僅僅從兩個不同的調(diào)壓器由一個通用線路驅(qū)動。 DAC偏置電路、 PLL、振蕩器，和時鐘輸入電路不 29 是斷電的。 AD9951的斷電功能 AD9951支持一個外部地控制或硬件斷電特色以及多個通用軟件結(jié)構(gòu) ,斷電位確定上述的ADI DDS結(jié)果。如果工作在 LSB方式，那串行端口控制器就會產(chǎn)生字節(jié)地址 ,開始后面其次的包括更大的重要的字節(jié)地址直到Ｉ／ O狀態(tài)結(jié)束。在 IOSYNC返回低電平（邏輯 0）以后 ,下一個通信周期可以開始 ,從當(dāng)前指令字節(jié)開始記錄。然而 ,這個引腳被使用雙向的基準線。串聯(lián)引腳用來同時發(fā)生資料往返于 AD9951和支配內(nèi)狀態(tài)時鐘脈沖。在傳遞全部的數(shù)據(jù)字節(jié)指令以后 ,通信周期結(jié)束。指令字節(jié) AD9951串行端口控制器與信號關(guān)系到數(shù)據(jù)傳送周期 ,是階段 2的通信周期。 OPERATION AD9951指令字節(jié)指定讀 ／ 寫入操作和寄存器地址。 在硬件手控同步方式中， SYNC_IN輸入引腳是配置它必須從 SYNC_CLK管腳中推進上升沿的SYNC_IN信號 ,每次裝置檢測一個上升沿。為了進入自動同步方式，調(diào)整從屬設(shè)備的自動同步位（ CFR123 = 1）。 2） Ｉ／ O不斷變化管腳是建立和保持在上升沿的 SYNC_CLK和有零保持定時和 4 ns準備時間。 內(nèi)部 , SYSCLK是供應(yīng)給 4分頻器到生產(chǎn) SYNC_CLK信號。當(dāng) OSK輸入引腳變量狀態(tài)時、 ASFR大小是存入緩變率計時器、然后正常著手遞減計數(shù)。 特殊功能部件的 這個方式是極限輸出幅度提供包含于振幅比例因子寄存器極限。圖 18表示 OSK的方框圖電路。 模型振幅鍵控功能可能是支路（禁止）由清除 OSK啟動結(jié)束（ CFR125 = 0）。當(dāng)電流太低、不起作用時 ,相位累加器使它起作用。導(dǎo)致輸出信號相互抵消與標準信號有關(guān)。相位偏移是由下面的公式計算∶ Φ =（ POW/214） 360176。如果 OSK啟動結(jié)束 ,CFR125 = 0,這個寄存器對裝置沒有影響。 CFR21:0∶充電泵電流控制位 用來控制充電泵電流運行。 CFR28∶閑置。不同的軟件手控的同步啟動控制、控制做非自我清理。該高速的同步放大停止。該時鐘輸入電路調(diào)幅啟動適合于 operation。 CFR17∶數(shù)字斷電控制 當(dāng) CFR17 = 0（ 缺省 ）時。 CFR19∶ SDIO僅作為輸入。 CFR112∶正弦／余弦選擇位 當(dāng) CFR112 = 0（ 默認 ）時。 當(dāng) CFR122 = 1時 .手控的。看該外形振幅鍵控截面適合于細節(jié)。當(dāng)啟動時、 CFR124控制該運行方式適合于這些功能。 CFR131:27∶閑置。 I/O 端口功能 AD9951串行端口很靈活、同時串聯(lián)的 muni陽離子端口允許聯(lián)接于許多工業(yè)標準微型控制器和微處理器。 18 表 CFR14 CLKMODESELECT CFR27:3 振蕩器使能？ 系統(tǒng)時鐘 頻率范圍（ MHz） 低 高 3M21 是 FCLK=FOSCM 80 FCLK 400 低 高 M4 或M20 是 FCLK=FOSC 20 FCLK 30 低 低 3M21 不是 FCLK=FOSCM 80 FCLK 400 低 低 M4 或M20 不是 FCLK=FOSC 10 FCLK 400 高 Ｘ Ｘ 不是 FCLK=0 N/A （ DAC output） AD9951具有一個集成的電流輸出的 14位 DAC。記錄 CFR29到邏輯高電平，啟動該晶體振蕩器的輸出緩沖器。 AD9951 在不同的時鐘脈沖下有不同的操作方法。在觸發(fā)前為高電平一直持續(xù)到該階段存貯器 I / O 第一次變換。 1 MHz 圖 FOUT = MHz, FCLK = 400 MSPS（綠色） , 4 100 MSPS（紅色）， 20 20 MSPS（藍色） 圖 FOUT = MHz, FCLK = 400 MSPS（綠色） ,4 100MSPS（紅色）， 20 20 MSPS（藍色） 17 工作原理 元件區(qū) （ DDS core） 輸出信號的頻率由用戶的可編程的頻率調(diào)諧字（ FTW）確定。當(dāng) OSK 不是用于可編程時 ,此引腳連接到 DGND。 40 SCLK I 對于Ｉ／ O 來說 ,此插頭功能當(dāng)做串行數(shù)據(jù)時鐘脈沖進行輸入 /輸出操作。 35 PWRDWNCTL I 用作一個外部下電控制（看表 8 所示）。 11 引腳 符號 I/O 功能 9 OSC/REFCLK I 基準時鐘／振蕩輸入是時鐘輸入部分接通振蕩器／ REFCLK。 圖 ,輸出等效電路 引腳封裝形式 10 圖 3 引腳封裝形式 注意接通封裝底部裸過露焊盤應(yīng)當(dāng)盡可能接近 DAC 的模擬地，引腳 43, DVDD_I/ O,可以是提高到 V 或 V；然而 , DVDD 引腳（引腳 2 和引腳 34）只能是升冪 V。 C 工作溫度 40176。如果該基準鐘放大器沒有應(yīng)用，該 SYSCLK 頻率就等于外部參考時鐘脈沖頻率。C 177。C V CMOS 邏輯輸出（ 1 mA 載荷） DVDD_I / O = V 邏輯 1 電壓 25176。C V 參數(shù) 溫度 最小值 典型值 最大值 單位 邏輯 0 電壓 _ DVDD_I / O（管腳 43) V 25176。 83 dBc 7 C 160 MHz AOUT(177。C 85 dBc 120 MHz AOUT(177。C 87 dBc 80 MHz AOUT(177。C 89 dBc 40 MHz AOUT (177。C 73 dBc 10 MHz 到 40 MHz AOUT 25176。C μA 非線性微分 25176。 5%, RSET = kΩ ,基準時鐘頻率為 20 MHz,放大器啟動 20 .DAC輸出功率是參考 AVDD,不是 AGND。 AD9951 可提供快速頻率跳變和高精度分辯率（ 32 位頻率控制字）。 AD9951 在不同的時鐘脈沖下有不同的操作方法。 C. Synchronizing Multiple AD9951s , The AD9951 product allows easy synchronization of multiple AD9951s. There are three modes of synchronization available to the user: an automatic synchronization mode, a software controlled manual synchronization mode, and a hardware controlled manual synchronization mode. Applications, Agile LO frequency synthesis, Programmable clock generators, Test and measurement equipment ,Acoustooptic device drivers. The AD9951 supports various clock methodologies. Support for differential or singleended input clocks and enabling of an onchip oscillator and/or a phaselocked loop (PLL) multiplier are all controlled via user programmable bits. 摘要 : AD9951 是一個直接數(shù)字頻率合成器 （ DDS）， 其特色是有一個工作在 400MSPS的 14 位數(shù) /模轉(zhuǎn)換器 （ 14bit DAC） . AD9951 采用了先進的 DDS 技術(shù) ,芯片內(nèi)部有一個高速的，高性能的DAC，能夠形成一個數(shù)位可編程的，完整的高頻合成器 DDS 系統(tǒng)，有能力產(chǎn)生頻率達 200 MHz的模擬正弦波。 在工業(yè)應(yīng)用中， AD9951 的工作溫度為 – 40176。 100 kHz 偏移量） 3 串聯(lián)的 I / O 控制 V 電源 軟件和硬件可控制低功耗 采用 48 引腳 TQFP / EP 封裝 最大導(dǎo) 通輸入電平 5 V PLL REFCLK 放大器 ( 4 20 ) 內(nèi)部振蕩器可以是由單個晶體管驅(qū)動 具有調(diào)相能力 多片同步 應(yīng)用 本機振蕩頻率合成 可編程時鐘發(fā)生器 測試和測量裝置 聲光器件驅(qū)動裝置 內(nèi)部結(jié)構(gòu)框圖 圖 1 通過模擬裝置調(diào)幅被認為是精確的和可靠的裝備的資料。 C 到 +105176。C 1． 5 kΩ 工作循環(huán) 25176。C 5 pF 殘留相位噪聲 _ 1 kHz 偏移量 , AOUT=40 MHz 參數(shù) 溫度 最小值 典型值 最大值 單位 REFCLK 倍頻器使能 _20 25176。C 58 dBc 120 MHz 到 160 MHz AOUT 25176。 10 kHz) 25176。 10 kHz) 25176