【正文】 ...................12 5. 1典型工作動態(tài)特征 .............................................12 5. 2工作原理 .....................................................17 5. 3工作模式 .....................................................22 5. 4AD9951的編程 .................................................22 5. 5串行端口 .....................................................26 5. 6指令字節(jié) .....................................................27 5. 7串行接口引腳描述 .............................................28 5. 8最高有效位／最小有效位轉(zhuǎn)接 ...................................28 6. 應(yīng)用電路 ................................................29 7. 封裝尺寸 ................................................31 8. 注意 ESD.................................................31 9. 規(guī) 則手冊 ................................................31 10. 設(shè)計(jì)總結(jié) ................................................32 修改記載 修改∶初始的版本 AD9951 是一個(gè)直接數(shù)字頻率合成器（ DDS），其特點(diǎn)是有一個(gè)工作在 400MSPS 的 14 位數(shù) /模轉(zhuǎn)換器（ 14bit DAC） . AD9951 采用了先進(jìn)的 DDS 技術(shù) ,芯片內(nèi)部有一個(gè)高速的，高性能的 DAC，能夠形成一個(gè)數(shù)位可編程的，完 整的高頻合成器 DDS系統(tǒng)，有能力產(chǎn)生頻率達(dá) 200 MHz的模擬正弦波。 100 kHz 偏移量） 3 串聯(lián)的 I / O 控制 V 電源 軟件和硬件可控制低功耗 采用 48 引腳 TQFP / EP 封裝 最大導(dǎo) 通輸入電平 5 V PLL REFCLK 放大器 ( 4 20 ) 內(nèi)部振蕩器可以是由單個(gè)晶體管驅(qū)動 具有調(diào)相能力 多片同步 應(yīng)用 本機(jī)振蕩頻率合成 可編程時(shí)鐘發(fā)生器 測試和測量裝置 聲光器件驅(qū)動裝置 內(nèi)部結(jié)構(gòu)框圖 圖 1 通過模擬裝置調(diào)幅被認(rèn)為是精確的和可靠的裝備的資料。AD9951 可以 應(yīng)用于 本機(jī)振蕩頻率合成 ,可編程時(shí)鐘發(fā)生器 ,測試和測量裝置 ,聲光器件驅(qū)動裝置。 在工業(yè)應(yīng)用中， AD9951 的工作溫度為 – 40176。 C to +105176。 C. Synchronizing Multiple AD9951s , The AD9951 product allows easy synchronization of multiple AD9951s. There are three modes of synchronization available to the user: an automatic synchronization mode, a software controlled manual synchronization mode, and a hardware controlled manual synchronization mode. Applications, Agile LO frequency synthesis, Programmable clock generators, Test and measurement equipment ,Acoustooptic device drivers. The AD9951 supports various clock methodologies. Support for differential or singleended input clocks and enabling of an onchip oscillator and/or a phaselocked loop (PLL) multiplier are all controlled via user programmable bits. 摘要 : AD9951 是一個(gè)直接數(shù)字頻率合成器 （ DDS）， 其特色是有一個(gè)工作在 400MSPS的 14 位數(shù) /模轉(zhuǎn)換器 （ 14bit DAC） . AD9951 采用了先進(jìn)的 DDS 技術(shù) ,芯片內(nèi)部有一個(gè)高速的，高性能的DAC，能夠形成一個(gè)數(shù)位可編程的，完整的高頻合成器 DDS 系統(tǒng)，有能力產(chǎn)生頻率達(dá) 200 MHz的模擬正弦波。 C 到 +105176。 AD9951 在不同的時(shí)鐘脈沖下有不同的操作方法。然而、通過模擬裝置適合于或非門、其他的三分之一用戶可以由它的使用引起。 AD9951 可提供快速頻率跳變和高精度分辯率（ 32 位頻率控制字）。 C。 5%, RSET = kΩ ,基準(zhǔn)時(shí)鐘頻率為 20 MHz,放大器啟動 20 .DAC輸出功率是參考 AVDD,不是 AGND。C 50 % 工作循環(huán)與 REFCLK 倍頻器使能 25176。C μA 非線性微分 25176。C 105 dBc/Hz REFCLK 倍頻器使能 _4 25176。C 73 dBc 10 MHz 到 40 MHz AOUT 25176。C 52 dBc 窄帶 SFDR 40 MHz AOUT (177。C 89 dBc 40 MHz AOUT (177。C 93 dBc 80 MHz AOUT(177。C 87 dBc 80 MHz AOUT(177。C 91 dBc 120 MHz AOUT(177。C 85 dBc 120 MHz AOUT(177。C 89 dBc 160 MHz AOUT(177。 83 dBc 7 C 160 MHz AOUT(177。C 87 dBc 時(shí)序特征 串聯(lián)的控制總線 最大頻率 FULL 25 Mbps 最小 Low 時(shí)鐘脈沖寬度 FULL 7 ns 最小 High 時(shí)鐘脈沖寬度 FULL 7 ns 最大時(shí)鐘脈沖上升／下降時(shí)間 FULL 2 ns 最 小 數(shù) 據(jù) 初 始 化 時(shí) 間DVDD_I / O V FULL 3 ns 最 小 數(shù) 據(jù) 初 始 化 時(shí) 間DVDD_I / O = V FULL 5 ns 最小數(shù)據(jù)保持時(shí)間 FULL 0 ns 最大數(shù)據(jù)有效時(shí)間 FULL 25 ns 起始時(shí)間 2 FULL 1 ms 最小數(shù)據(jù)時(shí)鐘脈寬高 FULL 5 SYSCLK周期 3 Ｉ／ O初始化時(shí)間 DVDD_I / O = V FULL 4 ns Ｉ／ O初始化時(shí)間 DVDD_I / O = V FULL 6 ns Ｉ／ O 數(shù)據(jù)保持時(shí)間 FULL 0 ns 傳輸延遲 Ｉ／ O 更新時(shí)鐘 25176。C V 參數(shù) 溫度 最小值 典型值 最大值 單位 邏輯 0 電壓 _ DVDD_I / O（管腳 43) V 25176。C 3 12 μ A 邏輯 0 電流 25176。C V CMOS 邏輯輸出（ 1 mA 載荷） DVDD_I / O = V 邏輯 1 電壓 25176。C 150 160 mW 完全的休眠模式 25176。C 177。最長的定時(shí)要求該基準(zhǔn)鐘放大器 PLL 到該參數(shù)值。如果該基準(zhǔn)鐘放大器沒有應(yīng)用，該 SYSCLK 頻率就等于外部參考時(shí)鐘脈沖頻率。 如果該系統(tǒng)時(shí)鐘邊緣是定位、該同步功能在兩個(gè)之間邊緣將不會增加該失真。 C 工作溫度 40176。 C/W θ JC 15176。 圖 ,輸出等效電路 引腳封裝形式 10 圖 3 引腳封裝形式 注意接通封裝底部裸過露焊盤應(yīng)當(dāng)盡可能接近 DAC 的模擬地，引腳 43, DVDD_I/ O,可以是提高到 V 或 V；然而 , DVDD 引腳（引腳 2 和引腳 34）只能是升冪 V。 3,33,42,47,48 DGND I 數(shù)字電源接地引腳。 11 引腳 符號 I/O 功能 9 OSC/REFCLK I 基準(zhǔn)時(shí)鐘／振蕩輸入是時(shí)鐘輸入部分接通振蕩器／ REFCLK。 20 IOUT O DAC 輸出偏置通過一個(gè)電阻器到 AVDD, 不是AGND。 35 PWRDWNCTL I 用作一個(gè)外部下電控制（看表 8 所示）。如果管腳沒有接地；禁止應(yīng)用此引腳。 40 SCLK I 對于Ｉ／ O 來說 ,此插頭功能當(dāng)做串行數(shù)據(jù)時(shí)鐘脈沖進(jìn)行輸入 /輸出操作。 44 SYNC_IN I 輸入信號經(jīng)常同時(shí)發(fā)生多重 接 SYNC_CLK 輸出以控制 AD9951。當(dāng) OSK 不是用于可編程時(shí) ,此引腳連接到 DGND。 1 MHz 15 圖 12. FOUT = MHz, FCLK = 400 MSPS, NBSFDR,177。 1 MHz 圖 FOUT = MHz, FCLK = 400 MSPS（綠色） , 4 100 MSPS（紅色）， 20 20 MSPS（藍(lán)色） 圖 FOUT = MHz, FCLK = 400 MSPS（綠色） ,4 100MSPS（紅色）， 20 20 MSPS（藍(lán)色） 17 工作原理 元件區(qū) （ DDS core） 輸出信號的頻率由用戶的可編程的頻率調(diào)諧字（ FTW）確定。 它唯一的導(dǎo)致該 DDS 核心保持它的電流相位價(jià)值。在觸發(fā)前為高電平一直持續(xù)到該階段存貯器 I / O 第一次變換。然而、鎖相環(huán)極限輸出頻率被限制在 400 MHz。 AD9951 在不同的時(shí)鐘脈沖下有不同的操作方法。連接該芯片內(nèi)管腳 CLKMODESELECT 到邏輯高電平啟動該芯片內(nèi)晶體振蕩器電路。記錄 CFR29到邏輯高電平，啟動該晶體振蕩器的輸出緩沖器。因?yàn)閱味说墓ぷ鲿r(shí)、 電容器應(yīng)該連接在未用的管腳和模擬電源之間。 18 表 CFR14 CLKMODESELECT CFR27:3 振蕩器使能？ 系統(tǒng)時(shí)鐘 頻率范圍（ MHz） 低 高 3M21 是 FCLK=FOSCM 80 FCLK 400 低 高 M4 或M20 是 FCLK=FOSC 20 FCLK 30 低 低 3M21 不是 FCLK=FOSCM 80 FCLK 400 低 低 M4 或M20 不是 FCLK=FOSC 10 FCLK 400 高 Ｘ Ｘ 不是 FCLK=0 N/A （ DAC output） AD9951具有一個(gè)集成的電流輸出的 14位 DAC。滿刻度電流由連接在 DACISET 引腳和模擬地之間的外部電阻（ RSET）控制。 I/O 端口功能 AD9951串行端口很靈活、同時(shí)串聯(lián)的 muni陽離子端口允許聯(lián)接于許多工業(yè)標(biāo)準(zhǔn)微型控制器和微處理器。二個(gè)隨意的插腳 IOSYNC和 CS,啟動更大的適應(yīng)性適合于系統(tǒng)設(shè)計(jì) AD9951。 CFR131:27∶閑置。振幅緩變率計(jì)時(shí)器調(diào)幅負(fù)荷在超時(shí)（計(jì)時(shí)器 = = 1）或在 I / O更新輸入信號的時(shí)候。當(dāng)啟動時(shí)、 CFR124控制該運(yùn)行方式適合于這些功能。 看該外部振幅鍵控二次發(fā)射控制適合于詳情?？丛撏庑握穹I控截面適合于細(xì)節(jié)。該裝置將同時(shí) 發(fā)生它的內(nèi)部同步在（ SYNC_CLK）定位到信號之前轉(zhuǎn)送 SYNC_IN輸入時(shí)鐘脈沖。 當(dāng) CFR122 = 1時(shí) .手控的。