【正文】 外電源向下方式 閑置 SYNC_CLK向外截止 閑置 0x00 19 15:8 閑置 閑置 AutoClr階段 輸出不使能 閑置 清除階段 SDIO唯一的輸入 LSB開(kāi)始 0x00 23:16 自動(dòng)裝置同步使能 軟件手冊(cè)同步 閑置 0x00 31:24 閑置 載荷ARR _Ｉ／ O UD OSK使能 OSK自動(dòng)鍵 0x00 控制功能寄存器 2（ CFR2）（ 0x01） 7:0 REFCLK倍頻器 0x00或 0x01，或 0x02或 0x03∶并聯(lián)的倍頻器0x04至 0x14∶ 4至 20倍增 VCO范圍 輸入電流 1:0 0x00 15:8 閑置 高速同步使能 硬件手冊(cè)同步使能 CRYSTAL向外引腳起作用 閑置 0x00 23:16 閑置 0x00 振幅標(biāo)度因子（ ASF）（ 0x02） 7:0 振幅比例因子寄存器 7:0 0x00 15:8 自動(dòng)緩變率速度控制 1:0 振幅比例因子寄存器 13:8 0x00 振幅緩變率（ ARR）（ 0x03） 7:0 振幅緩變率寄存器 7:0 0x00 頻率調(diào)節(jié)字7:0 頻率調(diào)節(jié)字 07:0 0x00 20 （ FTW0）（ 0x04） 15:8 頻率調(diào)節(jié)字 015:8 0x00 23:16 頻率調(diào)節(jié)字 023:16 0x00 31:24 頻率調(diào)節(jié)字 031:24 0x00 相位偏移字（ POW0）（ 0x05） 7:0 相位偏移字 07:0 0x00 15:8 閑置1:0 相位偏移字 013:8 0x00 控制功能寄存器 1（ CFR1） CFR2被用來(lái)控制 AD9951的各種功能、特性及工作模式。 DAC 輸出應(yīng)在（ AVDD V）到（ AVDD + V）范圍內(nèi) .電壓若超出這個(gè)范圍，將引起過(guò)多的 DAC 失真，并且可能潛在地?fù)p壞 DAC 輸出電路。另外 ,該鎖相環(huán)是用來(lái)鎖定該基準(zhǔn)頻率是一個(gè)在４至 20 之間整數(shù)值。通過(guò)振蕩器緩沖，在集成電路芯片之前產(chǎn)生的信號(hào)，這個(gè)緩沖信號(hào)經(jīng)由該引腳 CRYSTAL 與外面的管腳連接有效。 該鎖相環(huán)通過(guò)編程特征值超過(guò) 4 到 20（十進(jìn)制）路的范圍。在上升沿、該階段電平為 1。 1 MHz 圖 14. FOUT = MHz, FCLK = 400 MSPS, NBSFDR,177。 12 引腳 符號(hào) I/O 功能 46 OSK I 輸入引腳經(jīng)常由控制振幅鍵控操作。作為一個(gè) 2 線串行端口時(shí) ,此管腳不用。 23 DACBP I DAC 偏置去耦引腳。 5,7,14,15,17,22,26,28,30,31,32 AGND I 模擬電源接地引腳。這是強(qiáng)調(diào)額定值和函數(shù)運(yùn)算在該裝置其他的情況指出在該操作技術(shù)要求明確指出。 C DVDD_I / O（管腳 43） 4V AVDD, DVDD 2V 數(shù)字輸入電壓（ DVDD_I / O = V） 到 + 數(shù)字輸入電壓（ DVDD_I / O V） 到 + 數(shù)字輸出電流 5 mA 貯存溫度 65176。 SYSCLK 周期引用該實(shí)際的時(shí)鐘脈沖頻率應(yīng)用芯片內(nèi)通過(guò)該 DDS。C MHz 最大同步時(shí)鐘頻率 （ DVDD_I / O = V） 25176。C 2 pF CMOS 邏輯輸出（ 1 mA 載荷） DVDD_I O = V 邏輯 1 電壓 25176。C 24 SYSCLK周期 Ｉ／ O 更新至振幅變化延遲 25176。C 81 dBc 160 MHz AOUT(177。C 83 dBc 120 MHz AOUT(177。C 85 dBc 80 MHz AOUT(177。C 87 dBc 40 MHz AOUT (177。 132 dBc/Hz 6 C 電壓范圍 25176。C 5 10 15 mA 增益誤差 25176。測(cè)試條件：若無(wú)特別說(shuō)明 , AVDD, DVDD = V177。標(biāo)志和安裝是由有關(guān)技術(shù)員確定的。同時(shí)并聯(lián)發(fā)生 AD9951,存在三種可能得到的同步方式電路∶自動(dòng)同步方式 ,軟件控制手控同步方式，硬件控制手控同步方式。 1 課 程 設(shè) 計(jì) 課程名稱： 通信原理課程設(shè)計(jì) 設(shè)計(jì)名稱： 基于 400MSPS 14Bit, 直接數(shù)字合成器 AD9951 專業(yè)： 班級(jí)： 姓名： 學(xué)號(hào)： 指導(dǎo)老師： 400 MSPS 14Bit, V CMOS 直接數(shù)字合成器 AD9951 Abstract: 2 The AD9951 is a direct digital synthesizer (DDS) featuring a 14bit DAC operating up to 400 MSPS. The AD9951 uses advanced DDS technology, coupled with an internal high speed, high performance DAC to form a digitally programmable, plete high frequency synthesizer capable of generating a frequencyagile analog output sinusoidal waveform at up to 200 MHz. The AD9951 is designed to provide fast frequency hopping and fine tuning resolution (32bit frequency tuning word). The frequency tuning and control words are loaded into the AD9951 via a serial I/O port. The AD9951 is specified to operate over the extended industrial temperature range of –40176。 C。規(guī)格由廠商確定，模擬裝置的技術(shù)要求明確給出。 AD9951 的主要電氣特性如表 1 所列。C 35 65 % REFCLK 輸入功 率 1 FULL 15 0 +3 dBm DAC 輸出特性 分辨率 14 Bits 滿刻度輸出電流 25176。C 115 dBc/Hz REFCLK 倍頻器不使能 25176。 1 MHz) 25176。 1 MHz) 25176。 1 MHz) 25176。 1 MHz) 25176。C 24 SYSCLK周期 Ｉ／ O 更新至相位偏移變化延遲 25176。C 12 μA 輸入電容 25176。C 20 27 mW 同步 FUNCTION4 最大同步時(shí)鐘頻率 （ DVDD_I / O = V） 25176。該初始值假定是沒(méi)有電容在 DACBP 引腳而且最好使用推薦的 PLL 環(huán)路濾波器。 9 表 2 參數(shù) 取值 最高結(jié)溫 150176。 C/W 強(qiáng)調(diào)超過(guò)絕對(duì)最大額定值可以永久性損壞該裝置。 4,6,13,16,18,19,25,27,29 AVDD I 模擬電源引腳（ V）。 21 IOUT O DAC 輸出功率將偏置通過(guò)一個(gè)電阻器于 AVDD,不是 AGND。 38 SDO O 當(dāng)使用 3 總線串行Ｉ／ O 端口時(shí) ,此管腳充當(dāng)串行數(shù)據(jù)輸出。 45 SYNC_CLK O 同步脈沖輸出引腳為一同步裝置。 1 MHz 圖 13. FOUT = MHz, FCLK = 400 MSPS, NBSFDR,177?？刂莆灰笤撾A段輸出到零。每當(dāng)該鎖相環(huán)發(fā)生變化 ,用戶應(yīng)該知道，那時(shí)候必須是分配給允許該鎖相環(huán)鎖定（大約 1 ms）。該芯片內(nèi)振蕩器是啟動(dòng)、用戶的 AD9951把外部的晶體管與該 REFCLK和 REFCLKB輸入到生產(chǎn)一個(gè)低頻基準(zhǔn)時(shí)鐘在 20 MHz 至 30 MHz 之間連接在一起。用適當(dāng)?shù)碾娙萜魇箷r(shí)鐘輸入管腳偏壓是 V。滿刻度電流與電阻值之間的比例關(guān)系為 RSET=DAC 輸出的最大滿刻度電流輸出是 15 mA，但是通 常限制在 10 mA，以保持最佳不失真自由動(dòng)態(tài)范圍 SFDR 內(nèi)的性能。 寄存器地址表如表 5所列。 CFR125∶ 外形振幅鍵控啟動(dòng)控制 CFR125 = 0（ 缺省 ）。 CFR124 = CFR125有源調(diào)幅時(shí) ,邏輯 1導(dǎo)通 CFR124啟動(dòng)該自動(dòng)的外部振幅鍵控器。 AD9951同時(shí)并聯(lián)發(fā)生截面適合于細(xì)節(jié)。 CFR113∶自動(dòng)清除相位累加位 。 當(dāng) CFR110 = 0（ 缺省 ）時(shí)。 當(dāng) CFR18 = 0（ 默認(rèn) ）時(shí)。該 DAC調(diào)幅啟動(dòng)適合于 operation。寄存器位是根據(jù)它們的啟始的，最高有效位的串行寄存器位存儲(chǔ)單元來(lái)確定。該硬件手控的同步功能停止了。 當(dāng) CFR29 = 1時(shí) .該晶體管外面的引腳被激活。 CFR22∶壓控振蕩器距離調(diào)整控制 這個(gè)控制用來(lái)控制該距離裝定導(dǎo)通該壓控振蕩器。 ASF13:0工具極限大小可完成由 OSK固有的乘積放大倍數(shù)。它的具體作用取決于 裝置運(yùn)行方式。 相位偏移控制 14 位相位偏移（ θ ）可能被加到相位的輸出功率用控制寄存器的方式進(jìn)行累加。各種特點(diǎn)是經(jīng)由控制 CFR1位得到的。信息系統(tǒng)支持自動(dòng)和手控的模型振幅鍵控方式。當(dāng) CFR124安置時(shí) ,固有的模型振幅鍵控方式是有源的； CFR124結(jié)束 ,外部模型振幅鍵控方式是有源的。比例系數(shù)的大小由 DDS輸出 0（十進(jìn)制）和 0x3FFF mul tiplies DDS輸出 16383（十進(jìn)制）決定。 如果負(fù)荷 OSK計(jì)時(shí)器位（ CFR126）可以調(diào)整 ,那緩沖計(jì)數(shù)器是負(fù)荷在 I / O不斷改進(jìn)或在范圍特征值之上。 比例系數(shù)是同時(shí)發(fā)生經(jīng) I / O不斷改進(jìn)功能到 SYNC_CLK。圖 19表明Ｉ／ O不斷變化且同步定時(shí)循環(huán)。最后 ,不管是同步方法使用， DVDD_I／ O供給應(yīng)從 V開(kāi)始 ,盡管裝置是同時(shí)發(fā)生 AVDD和 DVDD V。為了觸發(fā)手控的同步方式，調(diào)整從屬設(shè)備手控的軟件（ CFR122 = 1）。為了芯片使 AD9951并聯(lián)運(yùn)轉(zhuǎn)，芯片外面的管腳 AD9951利用外部芯片將連接到那 REFCLK輸入的另一個(gè)AD9951。 IOSYNC功能可用于阻止Ｉ／ O OPERATION，從而訪問(wèn)一部分字節(jié)。字節(jié)傳遞在階段 2的通信周期寄存器，寄存器是存取的一個(gè)函數(shù)期間數(shù)目。 28 X, X 6位和 5位字節(jié)指令不須要管。如果在通信周期期間驅(qū)動(dòng)高電平 ,周期中止直到CS恢復(fù)低電平。在事例里 AD9951處于雙向的Ｉ／ O方式、這個(gè)引腳不是用來(lái)輸出數(shù)據(jù)和加強(qiáng)狀態(tài)。如果 AD9951處于 LSB首諧調(diào) ,那指令字節(jié)必須是記錄從最低有效位到最高有效位。 振幅比例因子寄存器在 LSB開(kāi)始格式 ,作用于一個(gè)指令字節(jié) 0x40。當(dāng) PWRDWNCTL輸入引腳是低電平時(shí) ,外電源向下控制不起作用。當(dāng) PWRDWNCTL輸入引腳是低電平時(shí) ,獨(dú)立斷電位控制斷電工作狀態(tài)。 b1 DAC斷電 = 1 39。所以 ,特有的 ESD預(yù)先警告避免性能降低 ,以免損壞器件功能。 C 48引線封裝形式（ 500塊 REEL7） SV48 AD9951/PCB 計(jì)算配電板 32 通過(guò)學(xué)習(xí)本次課程設(shè)計(jì)，直接數(shù)字合成器 AD9951電路設(shè)計(jì)，全面了解了芯片 AD9951的特征，封裝形式，引腳功能，內(nèi)部結(jié)構(gòu)，工作原理以及應(yīng)用電路。 在工業(yè)應(yīng)用中， AD9951的工作溫度為 – 4