【正文】 在工業(yè)應(yīng)用中， AD9951的工作溫度為 – 40176。所以 ,特有的 ESD預(yù)先警告避免性能降低 ,以免損壞器件功能。當(dāng) PWRDWNCTL輸入引腳是低電平時(shí) ,獨(dú)立斷電位控制斷電工作狀態(tài)。 振幅比例因子寄存器在 LSB開(kāi)始格式 ,作用于一個(gè)指令字節(jié) 0x40。在事例里 AD9951處于雙向的Ｉ／ O方式、這個(gè)引腳不是用來(lái)輸出數(shù)據(jù)和加強(qiáng)狀態(tài)。 28 X, X 6位和 5位字節(jié)指令不須要管。 IOSYNC功能可用于阻止Ｉ／ O OPERATION，從而訪問(wèn)一部分字節(jié)。為了觸發(fā)手控的同步方式，調(diào)整從屬設(shè)備手控的軟件（ CFR122 = 1）。圖 19表明Ｉ／ O不斷變化且同步定時(shí)循環(huán)。 如果負(fù)荷 OSK計(jì)時(shí)器位（ CFR126）可以調(diào)整 ,那緩沖計(jì)數(shù)器是負(fù)荷在 I / O不斷改進(jìn)或在范圍特征值之上。當(dāng) CFR124安置時(shí) ,固有的模型振幅鍵控方式是有源的； CFR124結(jié)束 ,外部模型振幅鍵控方式是有源的。各種特點(diǎn)是經(jīng)由控制 CFR1位得到的。它的具體作用取決于 裝置運(yùn)行方式。 CFR22∶壓控振蕩器距離調(diào)整控制 這個(gè)控制用來(lái)控制該距離裝定導(dǎo)通該壓控振蕩器。該硬件手控的同步功能停止了。該 DAC調(diào)幅啟動(dòng)適合于 operation。 當(dāng) CFR110 = 0（ 缺省 ）時(shí)。 AD9951同時(shí)并聯(lián)發(fā)生截面適合于細(xì)節(jié)。 CFR125∶ 外形振幅鍵控啟動(dòng)控制 CFR125 = 0（ 缺省 ）。滿刻度電流與電阻值之間的比例關(guān)系為 RSET=DAC 輸出的最大滿刻度電流輸出是 15 mA，但是通 常限制在 10 mA，以保持最佳不失真自由動(dòng)態(tài)范圍 SFDR 內(nèi)的性能。該芯片內(nèi)振蕩器是啟動(dòng)、用戶(hù)的 AD9951把外部的晶體管與該 REFCLK和 REFCLKB輸入到生產(chǎn)一個(gè)低頻基準(zhǔn)時(shí)鐘在 20 MHz 至 30 MHz 之間連接在一起?？刂莆灰笤撾A段輸出到零。 45 SYNC_CLK O 同步脈沖輸出引腳為一同步裝置。 21 IOUT O DAC 輸出功率將偏置通過(guò)一個(gè)電阻器于 AVDD,不是 AGND。 C/W 強(qiáng)調(diào)超過(guò)絕對(duì)最大額定值可以永久性損壞該裝置。該初始值假定是沒(méi)有電容在 DACBP 引腳而且最好使用推薦的 PLL 環(huán)路濾波器。C 12 μA 輸入電容 25176。 1 MHz) 25176。 1 MHz) 25176。C 115 dBc/Hz REFCLK 倍頻器不使能 25176。 AD9951 的主要電氣特性如表 1 所列。 C。同時(shí)并聯(lián)發(fā)生 AD9951,存在三種可能得到的同步方式電路∶自動(dòng)同步方式 ,軟件控制手控同步方式，硬件控制手控同步方式。測(cè)試條件：若無(wú)特別說(shuō)明 , AVDD, DVDD = V177。 132 dBc/Hz 6 C 電壓范圍 25176。C 85 dBc 80 MHz AOUT(177。C 81 dBc 160 MHz AOUT(177。C 2 pF CMOS 邏輯輸出（ 1 mA 載荷） DVDD_I O = V 邏輯 1 電壓 25176。 SYSCLK 周期引用該實(shí)際的時(shí)鐘脈沖頻率應(yīng)用芯片內(nèi)通過(guò)該 DDS。這是強(qiáng)調(diào)額定值和函數(shù)運(yùn)算在該裝置其他的情況指出在該操作技術(shù)要求明確指出。 23 DACBP I DAC 偏置去耦引腳。 12 引腳 符號(hào) I/O 功能 46 OSK I 輸入引腳經(jīng)常由控制振幅鍵控操作。在上升沿、該階段電平為 1。通過(guò)振蕩器緩沖，在集成電路芯片之前產(chǎn)生的信號(hào)，這個(gè)緩沖信號(hào)經(jīng)由該引腳 CRYSTAL 與外面的管腳連接有效。 DAC 輸出應(yīng)在（ AVDD V）到（ AVDD + V）范圍內(nèi) .電壓若超出這個(gè)范圍，將引起過(guò)多的 DAC 失真，并且可能潛在地?fù)p壞 DAC 輸出電路。外形振幅鍵控調(diào)幅支路。 CFR122∶ AD9951軟件手控同步并聯(lián) 當(dāng) CFR122 = 0（ 缺省 ）時(shí)。該階段累加器正常作用。 當(dāng) CFR15 = 1時(shí) .該 DAC調(diào)幅無(wú)效且處于接通的最低功率消耗狀態(tài)。 當(dāng) CFR210 = 1時(shí) .該硬件手控的同步功能調(diào)幅啟動(dòng)。當(dāng) CFR22 = = 0（默認(rèn)）時(shí) ,該壓控振蕩器從事 100 MHz到 250 MHz。 相位偏移字（ POW） 相位偏移字是一個(gè) 14位寄存器，存儲(chǔ)一個(gè)相位偏移大小。 CFR113可自動(dòng)清除相位累加器位 . CFR110明確相位累加器和保持其大小為零。 CFR124不管模型振幅鍵控啟動(dòng)位（ CFR125）是否結(jié)束。計(jì)數(shù)器在負(fù)荷范圍內(nèi)可以由三種方法得到 1。 記錄同步邏輯∶ 25 1） Ｉ／ O不斷變化信號(hào)邊緣被檢測(cè)到產(chǎn)生單個(gè)上升沿時(shí) 鐘信號(hào)驅(qū)動(dòng)寄存器組跳動(dòng)。引腳（ CFR122）將得到立即清除。 存在兩個(gè)階段到通信周期 AD9951。 A4, A3, A2, A1, A0 4位 , 3位 , 2位 , 1位 ， 0位字節(jié)指令決定寄存器存取在數(shù)據(jù)傳送通信周期期間。 IOSYNC It在此Ｉ／ O端口狀態(tài)沒(méi)有占滿編址寄存器的容積。由此指令 ,一個(gè)數(shù)據(jù)字節(jié)記錄和一個(gè)內(nèi)部地址 0x07其次的字節(jié)記錄將產(chǎn)生一個(gè)固有的字節(jié)地址（看那寄存器圖）。 注意斷電信 號(hào)全部設(shè)計(jì)成邏輯 1指出低功率方式和邏輯 0指出能起作用的或加電方式。 請(qǐng)注意這款裝置在它的電流表格工作 ,不符合模擬裝置標(biāo)準(zhǔn)要求 ,因?yàn)樗?ESD為標(biāo)準(zhǔn)作評(píng)價(jià)充電裝置模型（ CDM）的。 C到 +105176。頻率調(diào)諧和控制字經(jīng)并行口或串行口輸入到 AD9951。雖然這個(gè)產(chǎn)品特性所有的 ESD保護(hù)電路，但是永久性損壞可以發(fā)生在經(jīng) 受高能靜電放電中。 當(dāng) PWRDWNCTL輸入引腳是高電平時(shí) ,那個(gè)獨(dú)立斷電位（ CFR17, 5:4）是不全（不管）和不用的。既然振幅比例因子寄存器與字節(jié)寬不相合，那通信周期結(jié)束。數(shù)據(jù)是從引腳使用分離線收發(fā)兩用設(shè)備選讀。邏輯高電平運(yùn)行讀操作 .邏輯 0運(yùn)行寫(xiě)操作。它在串聯(lián)的Ｉ／ O OPERATION期間要求全部的字節(jié)存取到累加寄存器。 在軟件手控同步方式中，電路推動(dòng)裝置推進(jìn) SYNC_CLK上升沿 SYSCLK（ 1 / 4 SYNC_CLK周期）。綜合SYNC_CLK和 I / O不斷改變引腳提供給用戶(hù) ,常數(shù)等待時(shí)間與 SYSCLK有關(guān)，并且保護(hù)相位連續(xù)性的模擬輸出信號(hào)代碼或相位偏移值。這個(gè)負(fù)荷和遞減計(jì)數(shù)器延續(xù)，只要計(jì)時(shí)器是啟動(dòng)的 ,在范圍內(nèi)就可計(jì)數(shù)為 1,除非計(jì)時(shí)器不負(fù)荷。 CFR124是固有的模型振幅鍵控有源位。 AD9951考慮程序控制的連續(xù)性 ,相位的累加器和明確且自動(dòng)輸出零函數(shù)。 頻率調(diào)節(jié)字 0（ FTW0） 頻率代碼是一個(gè) 32位控制寄存器，增長(zhǎng)率在累加器 DDS核心。看該鎖相環(huán)路（鎖相環(huán)）截面適合于細(xì)節(jié)。 CFR210∶硬件手控的同步啟動(dòng)控制 當(dāng) FR210 = 0（ 缺省 ）時(shí)。 CFR15∶數(shù)模轉(zhuǎn)換器斷電控制 當(dāng) CFR15 = 0（ 缺省 ）時(shí)。 CFR110∶清理相位累加器位。該裝置將同時(shí) 發(fā)生它的內(nèi)部同步在（ SYNC_CLK）定位到信號(hào)之前轉(zhuǎn)送 SYNC_IN輸入時(shí)鐘脈沖。振幅緩變率計(jì)時(shí)器調(diào)幅負(fù)荷在超時(shí)（計(jì)時(shí)器 = = 1）或在 I / O更新輸入信號(hào)的時(shí)候。滿刻度電流由連接在 DACISET 引腳和模擬地之間的外部電阻（ RSET）控制。連接該芯片內(nèi)管腳 CLKMODESELECT 到邏輯高電平啟動(dòng)該芯片內(nèi)晶體振蕩器電路。 它唯一的導(dǎo)致該 DDS 核心保持它的電流相位價(jià)值。 44 SYNC_IN I 輸入信號(hào)經(jīng)常同時(shí)發(fā)生多重 接 SYNC_CLK 輸出以控制 AD9951。 20 IOUT O DAC 輸出偏置通過(guò)一個(gè)電阻器到 AVDD, 不是AGND。 C/W θ JC 15176。最長(zhǎng)的定時(shí)要求該基準(zhǔn)鐘放大器 PLL 到該參數(shù)值。C 3 12 μ A 邏輯 0 電流 25176。C 89 dBc 160 MHz AOUT(177。C 93 dBc 80 MHz AOUT(177。C 105 dBc/Hz REFCLK 倍頻器使能 _4 25176。 C。 C 到 +105176。AD9951 可以 應(yīng)用于 本機(jī)振蕩頻率合成 ,可編程時(shí)鐘發(fā)生器 ,測(cè)試和測(cè)量裝置 ,聲光器件驅(qū)動(dòng)裝置。5%, DVDD_I / O = V177。C AVDD0.5 AVDD+0.5 V 寬帶 SFDR 1 MHz 到 10 MHz AOUT 25176。 250 kHz) 25176。 250 kHz) 25176。C V 邏輯 0 電壓 25176。如果該基準(zhǔn)時(shí)鐘放大器與外部參考時(shí)鐘脈沖頻率并聯(lián)、該 SYSCLK 頻率是該外部的頻率乘以該基準(zhǔn)時(shí) 鐘倍增因數(shù)。超出絕對(duì)最大額定值的使用延長(zhǎng)周期 將會(huì)影響器件的可靠性。 24 DAC_RSET I 一個(gè)電阻器（額定值為 kΩ ）連接 AGND到 DAC_RSET 建立參考電流至 DAC。 OSK 是SYNC_CLK 的同步調(diào)幅引腳。但是該緩沖存儲(chǔ)器電平為 0?？刂?CFR14可用于啟動(dòng)或使該緩沖無(wú)效、打開(kāi)或空閑的系統(tǒng)時(shí)鐘，振蕩器本身不會(huì)長(zhǎng)時(shí)間掉電，以免打開(kāi)同一晶體振蕩器。應(yīng)適當(dāng)注意DAC 輸出電路的負(fù)載，保證輸出電壓在允許工作范圍內(nèi)。 CFR125 = 。該手控同步調(diào)幅特征停止。 當(dāng) CFR110 = 1時(shí) .相位累加 器被同步清除，并持續(xù)清除，直到周期結(jié)束。 CFR14∶時(shí)鐘輸入斷電控制 當(dāng) CFR14 = 0（ 缺省 ）時(shí)。在控制調(diào)幅安置的時(shí)候、上升沿導(dǎo)通該 SYNC_IN引腳將使該裝置推進(jìn) SYNC_CLK上升沿通過(guò)一個(gè) REFCLK 周期。當(dāng) CFR22 = = 1時(shí) ,該壓控振蕩器從事從 250 MHz到 400 MHz。這個(gè)偏移量被增加給相位輸出 ,累加器累加偏移量輸出信號(hào)的電流相位。 連續(xù)清除位 連續(xù)清除位只不過(guò)是靜態(tài)控制信號(hào)，那時(shí)高電平有效 ,保持相位累加器在零點(diǎn) ,適合于整體有源的定時(shí)。減低動(dòng)力消耗情況是模型振幅鍵控禁止（ CFR125 = 0）。 方法一 ,變量 OSK輸入引腳附近。Ｉ／ O不斷變化信號(hào)沒(méi)有約束當(dāng)前方式 ,最低的接通時(shí)間Ｉ／ O不斷變化是 SYNC_CLK時(shí)鐘周期。為了提高 SYNC_CLK的上升沿脈沖長(zhǎng)度誤差時(shí)，這個(gè)位必須調(diào)整并聯(lián)定時(shí)。階段 1是指令周期 ,記錄指令字節(jié) AD9951與它一致的從第一個(gè)持續(xù)到第八個(gè)上升沿。 串聯(lián)的時(shí)鐘脈沖。高電 平 IOSYNC引腳有效 ,電流通信周期結(jié)束。既然振幅比例因子寄存器與字節(jié)寬不相合，那通信周期結(jié)束。 表 8指出邏輯電平各個(gè)斷電位的作用 ,AD9951邏輯到模擬部分和數(shù)字鐘產(chǎn)生集成電路塊的部分 ,因?yàn)橥怆娫聪蛳逻\(yùn)行。同樣地 ,當(dāng)運(yùn)用這個(gè)結(jié)果時(shí)，應(yīng)使用專(zhuān)門(mén)的檢測(cè) ,特別是制造環(huán)境。 C。 AD9951 可提供快速頻率跳變和高精度分辯率（ 32 位頻率控制字）。靜電電荷高達(dá) 4000 V容易存儲(chǔ)并檢驗(yàn)設(shè)備且可以排出無(wú)檢測(cè)。包括 DAC和 PLL,取一個(gè)大數(shù)使節(jié)拍加電。由此指令 ,將為第一個(gè)數(shù)據(jù)字節(jié)其次的字節(jié)記錄和一個(gè)內(nèi)部地址 0x08產(chǎn)生一個(gè)固有的字節(jié)地址 0x07（看寄存器圖）。 SDO串行數(shù)據(jù)處理。 圖 圖 22. 3 線串行端口讀高電平同步時(shí)鐘脈沖 圖 圖 24. 2 線串行端口讀高電平同步時(shí)鐘脈沖 指令字節(jié)包含以下內(nèi)容∶ 表 7 MSB D6 D5 D4 D3 D2 D1 LSB R/Wb X X A4 A3 A2 A1 A0 R / Wb是一個(gè) 7位字節(jié)指令，不管數(shù)據(jù)傳遞是讀還是寫(xiě)，在指令字節(jié)記錄之后發(fā)生。另外，控制器控制全部的字節(jié) ,寄存器接通。當(dāng)起動(dòng)同時(shí)發(fā)生裝置通過(guò) SYSCLK,速度除 250 MSPS外，調(diào)整高速同步增強(qiáng)啟動(dòng)位（ CFR211 = 1）。這是推動(dòng)任何外部硬件到獲得它的定時(shí)SYNC_CLK. I / O不斷改變信號(hào)和 SYNC_CLK內(nèi)部緩沖區(qū)含量轉(zhuǎn)換成控制寄存器的裝置。緩沖計(jì)數(shù)器裝著 ASFR,計(jì)數(shù)范圍為 1（十進(jìn)制）。當(dāng) CFR125安 置時(shí) ,輸出功率標(biāo)度函數(shù)有啟動(dòng) CFR125支路的功能。由適當(dāng)?shù)刈儞Q相位偏移作為時(shí)間函數(shù) ,用戶(hù)可以實(shí)現(xiàn)調(diào)相的輸出信號(hào) ,然而 I / O端口和頻率在 SYSCLK極限確定調(diào)相范圍。如果 OSK用于手控方式，那么 OSK啟動(dòng)結(jié)束后 ,這個(gè)寄存器對(duì)裝置沒(méi)有影響。大小進(jìn)入超過(guò)范圍這個(gè)范圍將支路放在放大器的時(shí)鐘脈沖上。 AD9951在同時(shí)發(fā)生并聯(lián)截面適合于細(xì)節(jié)。 CFR16∶閑置。 CFR111∶閑置。 當(dāng) CFR123