【正文】 DB714BG VCC15BG GND16LCD 1602LCD1液晶 LCD1602P00 P01 P02 P03 P04 P05 P06 P07VCC VCCGNDGNDR2電位器P25 P26 P27 圖 1602LCD模塊電路圖 中國地質(zhì)大學（武漢）學士學位論文 15 167。 ad9851_reset_serial()。 while(1) { if(View_Change) { View_Change=0。 else LCD_WriteData(39。 else LCD_WriteData(39。 LCD_WriteData(39。如下圖為定時器 0中斷子程序流程圖： 圖 定時器 /計數(shù)器 0中斷 的程序流程圖 定時器 0子程序代碼： void Time0_Key() interrupt 1 { static uchar Key_Con,Key_Value,Key_ChaoShi,ChaoShi,ChaoShi_Con。 } else Key_Con=0。 } if(Key_Value==2) if(Frequence_Value100) Frequence_Value=100。 } if(Key_Value==2) if(Frequence_Value100) Frequence_Value=1000。 frequence=frequence*x。 ad9851_w_clk=0。 } //寫 w2 數(shù)據(jù) w=(y16)。 for(i=0。i8。 測試使用儀器 （ 1） RIGOL DM3051的 萬用表； （ 2） RIGOL DS1062C數(shù)字示波器； （ 3） EE1461 DDS合成信號發(fā)生器。如果在輸出級再做一個放大 的模塊則可以解決這個問題，這是本次設計的不足 之處。因為 AD9851輸出信號頻率準確度和其時鐘參考頻率的準確性有直接的關系，所以最好在 AD9851的時鐘輸入端采用比較先進的鎖相環(huán)（ DDL）技術。便攜式設備現(xiàn)在越來越受到廣大用戶的親耐，為此可以把本次設計的信號發(fā)生器在輸出要求的峰峰值和功率值都不大的情況下，改造成便攜式設備。我真的想多參加這樣的活動。在制作畢業(yè)設計過程中我曾經(jīng)向老師們和同學們請教過不少的問題，老師們的熱情解答和同學們的熱心幫助才使我的畢業(yè)設計能較為順利的完成。 // 口接 AD9851 的 fq_up 腳 sbit ad9851_rest =P2^0。 void ad9851_reset_serial()。 uchar View_Change。 ET0=1。 Frequence_View=Frequence_View/100。 else LCD_WriteData(39。 else LCD_WriteData(39。039。 break。)。)。)。 LCD_WriteCom(0xc7)。 TMOD=0X01。 double Frequence_Value=100。 sbit Key2=P3^3。 中國地質(zhì)大學（武漢）學士學位論文 32 附錄 一 電路原理圖 EA/VPP31XTAL119XTAL218RST/VPD91716121314151234567839383736353433322122232425262728PSEN29ALE/PROG301110Vcc40Gnd20U1AT89S52VCCGNDVCCXTAL1XTAL2P00P01P02P03P04P05P06P07P25P26P27GND1VCC2VO3RS4RW5E6DB07DB18DB29DB310DB411DB512DB613DB714BG VCC15BG GND16LCD 1602LCD1液晶 LCD1602P00 P01 P02 P03 P04 P05 P06 P07VCC VCCGNDGNDR2電位器P25 P26 P27Y112M30pFC430pFC5GND10KR1S210uFC3VCCGNDRSTXTAL1XTAL2RST+DD+P1USB100uFC1C2VCCGND1 2S1六腳開關1234567P41234567P51234567P6D7WCLKFP_UPRESETVCCGND1234567P7D7WCLKFP_UPRESETS3 S4GND GND1 2P3 Header 21 2P2 Header 2VCC GND 中國地質(zhì)大學（武漢）學士學位論文 33 附錄二 電路 PCB 圖 中國地質(zhì)大學（武漢）學士學位論文 34 附錄三 程序清單 include include include define uint unsigned int define uchar unsigned char define ulong unsigned long define LCD_DATA P0 sbit ad9851_w_clk =P2^2。謝謝你們，我的父親母親！ 在這四年中，老師的諄諄教導、同學的互幫互助使我在專業(yè)技術和為人處事方面都得到了很大的提高。 本次設計我體會很深，通過自己的設計我學到了自己動手其樂無窮的道理。還可以進行多路輸出，即一個信號發(fā)生器可以當幾個用。最好的方法是加一個可控電壓放大器和功率放大器。 表 一： 設置頻率 實測頻率 輸出幅度 100HZ 200HZ 300HZ 400HZ 500HZ 600HZ 700HZ 800HZ 900HZ 測試圖片如下 （未接 50歐姆負載） ： 100hz: 中國地質(zhì)大學（武漢）學士學位論文 25 測試圖 1： 100hz 300hz: 測 試圖 2:300hz 中國地質(zhì)大學（武漢）學士學位論文 26 600hz: 測試圖 3:600hz 1khz: 測試圖 4： 1khz 1mhz: 中國地質(zhì)大學（武漢）學士學位論文 27 測試圖 25： 1mhz 2mhz: 測試圖 6： 2mhz 中國地質(zhì)大學（武漢）學士學位論文 28 167。 ad9851_fq_up=0。 } //寫 w0 數(shù)據(jù) w=w0。 ad9851_w_clk=0。 ad9851_w_clk=1。0x01。 //計算頻率的 HEX 值 x=4294967295/180。 ChaoShi_Con=0。 Key_Con=0。 開 始 有鍵被按下 執(zhí)行按鍵相應的功能 返回 中國地質(zhì)大學（武漢）學士學位論文 19 if(Key1==0) Key_Value=1。 } } } 中國地質(zhì)大學（武漢）學士學位論文 18 167。)。)。139。 TL0=0xF0。 lcd_1602_word(0x80,16,****Frequence***)。 LCD顯示模塊 本次設計我所使用的是 1602LCD。 17/DACBP:DAC 旁路連接 .這是 DAC旁路連接端連接通常為 NC(無連接 )以便有很好的無雜散性能。這個高速 DDS芯片時鐘頻率可以達到 180mhz，輸出頻率可以達到 70mhz，分辨率為 [9]。其片內(nèi)具有 8KB的可在線編程的 Flash存儲器。 c)家用電器：高級電子玩具，微波灶，洗衣機，錄像機 等。 b)面向控制。 圖 3. 3 設計方案框圖 167。 方案三：利用 DDS 技術來產(chǎn)生正弦信號。 167。 Fo = (M/2N)*Fi (1) Fmin = (1/2N)*Fi (2) Fmax = (Mmax/2N)*Fi (3) K = 2N/M (4) 由此可以看出，當 N比較大時，對于很大范圍內(nèi)的 M值， DDS系統(tǒng)都可以在一個周期內(nèi)輸出足夠的點，保證輸出波形失真很小。 ? 其他優(yōu)點 由于 DDS 中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。 DDS的頻率轉換時間可達到納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。波形存儲器的輸出送到 D/A轉換器， D/A轉換器將數(shù)字量形式的波形幅值轉換成所要求合成的頻率的模擬量形式信號。如圖 。 中國地質(zhì)大學（武漢）學士學位論文 4 第二章 系統(tǒng) 原理分析 167。將 DS應用到干擾機中，可以有效地提高其干擾樣式的控制能力，使干擾機具有足夠快的引導時間等優(yōu)點。晶體振蕩器輸出經(jīng) AD9854內(nèi)置的倍頻器七倍頻后， DDS 以七倍晶體振蕩頻率作為系統(tǒng)時鐘。在雷達頻率源方面，它可以實現(xiàn)多點，窄步長，高相噪的頻率源以及線性調(diào)頻頻率源。除此之外， DDS 的固有特性還包括：相當好的頻率和相位分辨率（頻率的可控范圍達μ Hz 級，相位控制小于 176。 近年來，隨著直接數(shù)字頻率合成技術 (direct digital frequency synthesis，簡稱 DDS)的發(fā)展，基于 DDS 技術的合成信號發(fā)生器，在正弦信號源的設計與使用中日益廣泛．它與以往的射頻信號源、鎖相信號源和模擬頻率合成信號源相比較，其頻率分辨率高，指定頻率的重復 性好，而且易于程序控制． DDS技術的原理主要是通過相位與幅度的對應關系實現(xiàn)的，由于不同的控制字對應相位累加器中不同的相位累加速度，用此速度從正弦幅值表中進行查詢，獲得指定的幅度序列，最后通過數(shù)模轉換輸出。 測試數(shù)據(jù) ................................................... 24 167。 AD9851及外圍模塊 ........................................... 10 AD9851芯片簡介 ......................................... 11 ........................................... 11 AD9851的控制字與控制時序 ............................... 13 AD9851模塊電路圖 ....................................... 13 167。 DDS的相關計算 ............................................... 6 第三章 硬件電路設計 .................................................... 1 167。 此次設計的信號發(fā)生器的 輸出頻率范圍為： 1KHZ~100HZ，同時 具有頻率設置功能，步長為 100HZ，且 輸出電壓幅度在 50 歐姆負載上電壓峰峰值 不小于1 伏。中國地質(zhì)大學（武漢）學士學位論文 本科畢業(yè)論文（設計） 題目： 正弦信號發(fā)生器的設計 姓 名： 李心雨 學號： 20202003622 院（系） ： 機電學院 專業(yè)： 電子信息工程 指導教師： 張惠捷 職稱： 副 教 授 評閱教師： 羅大鵬 職稱： 講 師 2020 年 6 月 中國地質(zhì)