【正文】 3Q4CrSR清 0ZCP1（ a ） （ b ）1CP 1≥1＝ 1≥11＝ 1≥1 圖 11 M=7的 m (a) 加全 0 校正項(xiàng)； (b) 利用全 0 狀態(tài)置數(shù) (2) 利用全 0 狀態(tài)重新置數(shù)，從而實(shí)現(xiàn)自啟動(dòng)， 其邏輯電路如圖 (b)所示該電路輸出的 m 序列碼為 0011101。 m序列碼發(fā)生器是一種反饋移位型結(jié)構(gòu)的電路，它由 n位移位寄存器加異或反饋網(wǎng)絡(luò)組成，其序列長(zhǎng)度 M＝ 2n1，只有一個(gè)多余狀態(tài)即全 0狀態(tài)，所以稱為最大線性序列碼發(fā)生器。遞推前 ,給定 n 位初始狀態(tài) ,則第 n + 1 位初始狀態(tài) Qn+1 , 等于從 Qn 開(kāi)始倒數(shù) k 位對(duì)應(yīng)的狀態(tài)Qn+1 k 與從 Qn 開(kāi)始倒數(shù) n 位對(duì)應(yīng)的狀態(tài) Qn+1 n 模 2 相加。以后移位時(shí)鐘脈沖加入后 ,各級(jí)狀態(tài)以此右移 。偽隨機(jī)信號(hào)是以零對(duì)稱的正、負(fù)兩電平信號(hào) x ( t) ,它的產(chǎn)生分成兩步 , 首先通過(guò)反饋式移位寄存器獲得“ 1”、“ 0”兩狀態(tài)信號(hào) ,然后 ,通過(guò)電平轉(zhuǎn)移把“ 1”轉(zhuǎn)換成正電平、把“ 0”轉(zhuǎn)換成對(duì)稱的負(fù)電平。 6 偽隨機(jī)信號(hào) 偽隨機(jī)信號(hào) 偽隨機(jī)信號(hào)具有類似于隨機(jī)噪聲的一些統(tǒng)計(jì)特性，同時(shí)又便于重復(fù)產(chǎn)生和處理。當(dāng) n 級(jí)線性移位寄存器產(chǎn)生的序列 {ai}的周期為 T=2n1時(shí)，稱 {ai}為 n級(jí) m 序列。其中函數(shù) f（ a1,a2,a3,… an）稱為該反饋移位寄存器的反饋函數(shù)。當(dāng)兩路信號(hào)輸入不同，即一個(gè)為高電平，一個(gè)為低電平時(shí)，異或門(mén)的輸出為高電平。為此，在 D=0 的情況下，當(dāng) CP 上升沿到達(dá)以后還要等門(mén) G4 輸出的低電平返回到門(mén) G6 的輸入端以后 ,D 端的低電平才允許改變。 Q4 為 0 時(shí)，將 G3 和 G6 封鎖， D 端通往基本 RS 觸發(fā)器的路徑也被封鎖。工作過(guò)程如下： （ 1）CP=0 時(shí)，與非門(mén) G3 和 G4 封鎖，其輸出 Q3=Q4=1，觸發(fā)器的狀態(tài)不變。如果在 CP 高電平期間輸入端出現(xiàn)干擾信號(hào)，那么 就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。它是一個(gè)同步時(shí)序邏輯電路 ,根據(jù)移位方向，常把它分成左移寄存器、右移寄存器 和 雙向移位寄存器三種；根據(jù)移位數(shù)據(jù)的輸 入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結(jié)構(gòu)。例如，在擴(kuò)頻通信系統(tǒng)中，由它構(gòu)成的偽隨機(jī)數(shù)（ PN碼）發(fā)生器是這類系統(tǒng)的核心。amp。由于計(jì)數(shù)器的狀態(tài)設(shè)置和輸出序列的更改比較方便，而且還能同時(shí)產(chǎn)生多組序列碼。 根據(jù)以上結(jié)果，作出完全狀態(tài)圖如圖 (b)所示。將 F(SL)的卡諾圖填入圖 (a)中，選用四選一實(shí)現(xiàn) F(SL)函數(shù)，其邏輯圖如圖 (b) 表 4 反饋函數(shù)真值表 Q1 Q2 Q3 F(SL) 0 O O 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 0 0 0 ( a )1 1 1 000 01 11Q1Q2Q0100 0 0 101( b )7 4 L S 1 9 4Q1S0S101CPCrQ0Q2A1A0D0D1D2D3四選一SLF輸出1 圖 4 00011101 序列信號(hào)發(fā)生器 方法二： 設(shè)計(jì)一個(gè)產(chǎn)生 100111 序列的反饋移位型序列信號(hào)發(fā)生器。 組合反饋網(wǎng)絡(luò)Q1Q2QnSR(SL) n 位移位寄存器ZCP… 圖 3 反饋移位型序列信號(hào)發(fā)生器框圖 （ 3）根據(jù) M 個(gè)不同狀態(tài)列出移存氣的狀態(tài)表和反饋函數(shù)表，求出反饋函數(shù) F 的表式。 14 通常在許多情況下，要求按照給定的序列信號(hào)來(lái)設(shè)計(jì)序列信號(hào)發(fā)生器。非線性組合生成器由 n個(gè) LFSR和一個(gè)非線性組合器組成；非線性濾波生成器由一個(gè) LFSR和一個(gè)前饋邏輯組成。此后直到今天，密碼學(xué)界的學(xué)者們一直在努力尋找構(gòu)造“好”的偽隨機(jī)序列的方法。因此在此后的一段時(shí)間內(nèi)，學(xué)者們一直致力于研究具有足夠長(zhǎng)周期的偽隨機(jī)序列。 R3 序列的異相自相關(guān)函數(shù)為一個(gè)常數(shù)，即序列為二值自相關(guān)序列。 MAX器件為易用的 Quartus II 網(wǎng)絡(luò)版和 MAX+PLUS II基礎(chǔ)版設(shè)計(jì)軟件所支持 。所有這些封裝被優(yōu)化為支持密度移植，不同密度的器件在同一封裝時(shí)采用相同的管腳排列。 MAX7000 特點(diǎn) Altera 的 MAX7000 CPLDs 基于先進(jìn)的多陣列矩陣（ MAX）架構(gòu)，為大量應(yīng)用提供了世界級(jí)的高性能解決方案 。 其中 m序列是最有名和最簡(jiǎn)單的 ,也是研究的最透徹的序列。這種 雷達(dá)的接收機(jī)采用相關(guān)解調(diào)的方式工作，能夠在低信噪比的條件下工作，同時(shí)具有很強(qiáng)的抗干擾能力。 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開(kāi)發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 1 題目：基于 VHDL 的 m 序列發(fā)生器的設(shè)計(jì) 摘要 ： VHDL/CPLD 即 復(fù)雜可編程邏輯器件 作為一種大規(guī)模集成電路，可根據(jù)用戶的需要 自行構(gòu)造邏輯功能 ，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)之中。 CPLD 器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。 [2] 在雷達(dá)信號(hào)設(shè)計(jì)中的應(yīng)用 近年興起的擴(kuò)展頻譜雷達(dá)所采用的信號(hào)是已調(diào)制的具有類似噪聲性質(zhì)的偽隨機(jī)序列，它具有很高的距離分辨力和速度分辨力。 偽 隨機(jī)序列研究現(xiàn)狀 迄今為止，人們獲得的偽隨機(jī)序列仍主要是 PC（相控）序列，移位寄存器序列（ m和 M序列）， Gold序列， GMW序列，級(jí)聯(lián) GMW序列， Kasami序列， Bent序列， No序列。本次設(shè)計(jì)即采用 Altera 公司的 MAX7000 系列芯片實(shí)現(xiàn)。封裝， MAX 7000 器件通過(guò)提供廣泛的封裝選擇，滿足了現(xiàn)今設(shè)計(jì)的需求。和許多其他硅片特性一起， MAX 7000 器件適用于大量系統(tǒng)級(jí)的應(yīng)用。 R2 長(zhǎng)為 1的游程占 1/2，且 0游程和 1游程的個(gè)數(shù)相等或至多差一個(gè)。 Shannon證明了“一次一密”是無(wú)條件安全的，無(wú)條件保密的密碼體制要求進(jìn)行保密通信的密鑰量至少與明文量一樣大。從這里還可以看到僅僅靠 Golomb的三個(gè)隨機(jī)性假設(shè)來(lái)評(píng)測(cè)序列是不夠的，還需要其它的一些指標(biāo)。由于 m序列的線性復(fù)雜度太小，不能直接用作密鑰流序列，因此通常采用將 m序列作驅(qū)動(dòng)序列，然后用一個(gè)布爾函數(shù)作用于這些驅(qū)動(dòng)序列的方法來(lái)提高序列的線性復(fù)雜度。 （ 3） 任意循環(huán)長(zhǎng)度序 列碼， M＜ 2n。用 n+1 位再重復(fù)上述過(guò)程，直到劃分為 M個(gè)獨(dú)立狀態(tài)為止。將序列碼 00011101 按照每三位一組，劃分為八個(gè)狀態(tài)，其遷移關(guān)系如下所示： (3) 作出反饋函數(shù)表，如表所示，由遷移關(guān)系可看出移存器只進(jìn)行左移操作，因此 S1=1, S0=0。表也表明了組合反饋網(wǎng)絡(luò)的輸出和輸入之間的函數(shù)關(guān)系，因此可填出 F的卡諾圖如圖 (a)所示，并求得： 表 5 _____ 20__2__0)( SF L ??? 反饋函數(shù)真值表 Q0 Q1 Q2 Q3 F(SL) 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 0 1 (4) 檢查自啟動(dòng)性能。 設(shè)計(jì)過(guò)程分兩步： （ 1） 根據(jù)序列碼的長(zhǎng)度 M 設(shè)計(jì)模 M 計(jì)數(shù)器，狀態(tài)可以自定； （ 2） 按計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設(shè)計(jì)組合輸出網(wǎng)絡(luò)。CP1“ 1 ”000 110100001 111011010101Q0Q1Q2 S1S0D3D2D1D0CP 7 4 L S 1 9 4A2A1A07 4 L S 1 3 8“ 1 ”1 1 17 6 5 4 3 2 1 0F2F1SR011 E1E2E31amp。 線性反饋移位寄存器是一種應(yīng)用廣泛的數(shù)字部件，其結(jié)構(gòu)簡(jiǎn)單、速度快，被應(yīng)用于許多領(lǐng)域。 圖 并行輸入并行輸出的寄存器 移位寄存器 移位寄存器除了具有寄存數(shù)碼的功能外，還具有移位功能，即在移位脈沖作用下，能夠把寄存器中的數(shù)依次向右或向左移。 D 觸發(fā)器 負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí)，在正跳沿前加入輸入信號(hào)。我們?cè)O(shè)它們均已加入了高電平，不影響電路的工作。這是因?yàn)?G3 和 G4 打開(kāi)后，它們的輸出 Q3 和 Q4 的狀態(tài)是互補(bǔ)的 ,即必定有一個(gè)是 0，若 Q3 為 0，則經(jīng) G3輸出至 G5 輸入的反饋線將 G5 封鎖，即封鎖了 D 通往基本 RS 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在 0 狀態(tài)和阻止觸發(fā)器變?yōu)?1 狀態(tài)的作用 ,故該反饋線稱為置 0 維持線 ,置 1 阻塞線。 （ 2）保持時(shí)間：由下圖可知，為實(shí)現(xiàn)邊沿觸 發(fā) ,應(yīng)保證 CP=1 期間門(mén) G6 的輸出狀態(tài)不變 ,不受 D 端狀態(tài)變化的影響。 異或門(mén) 異或門(mén)的作用是把兩路信號(hào)進(jìn)行比較，判斷是否相同。 在主時(shí)鐘周期的周期區(qū)間上，每一級(jí)存儲(chǔ)器 ai 都將內(nèi)容向下一級(jí) ai1 傳遞，并根據(jù)寄存器的當(dāng)前狀態(tài) f（ a1,a2,a3,… an）作為 an 的下一時(shí)間內(nèi)容，即從一個(gè)狀態(tài)轉(zhuǎn)移到下一個(gè)狀態(tài)。 26 2． m 序列 對(duì)于一個(gè) n級(jí)反饋移位寄存器來(lái)說(shuō)，最多可以有 2n 個(gè)狀態(tài)，對(duì)于一個(gè)線性反饋移位寄存器來(lái)說(shuō)，全 “0”狀態(tài)不會(huì)轉(zhuǎn)入其他狀態(tài)，所以線性移位寄存器的序列的最長(zhǎng)周期為 2n1。其中 c0=1，成為該線性移位寄存器或者該遞推關(guān)系的特征多項(xiàng)式，當(dāng) ≠0 時(shí)，線性移位寄存器是非奇異的，有時(shí)也稱非奇異的線性移位寄存器是非退化的。在鉆柱系統(tǒng)辨識(shí)中 , 正是要用到偽隨機(jī) 信號(hào)的隨機(jī)性。 圖 3 ( c) 、 ( d) 是第二、三個(gè)移位時(shí)鐘脈沖加入后各級(jí)移位寄存器狀態(tài)右移的情況。Qr n 表示從 Qr 1 開(kāi)始 ,倒數(shù) n 位對(duì)應(yīng)的狀態(tài)。 由于具有這些特點(diǎn)， m 序列碼在通信、雷達(dá)、系統(tǒng)可靠性測(cè)試等方面獲得了廣泛地應(yīng)用。 表 7 m序列反饋函數(shù)表 反饋函數(shù)表 n M=2n1 反饋函數(shù) F 1 1 1 2 3 1,2 3 7 1， 3或 2， 3 4 15 4， 3 5 31 5， 3 6 63 6， 5 7 127 7， 6 8 225 8， 6， 5， 4 9 511 9,5 31 10 10232 10,7 11 2047 11,9 12 4095 12,11,8,6 13 8191 13,12,10， 9 14 16383 14,13,11,9 15 32767 15,14 16 65535 16， 14,13,11 17 131071 17,14 18 262143 18,17,16,13, 19 52287 19,18,17,14 20 1048575 20,17 21 2097151 21,19 22 4194303 22,21 23 8388607 23,18 24 16777215 24,23,21,20 注：反饋函數(shù) F 可由本原多項(xiàng)式求得，每級(jí) F 可有一種或多種。一般來(lái)說(shuō)，在 m序列中，長(zhǎng)度為 1的游程占游程總數(shù)的 1/2，長(zhǎng)度為 2的游程占游程總數(shù)的 1/4，長(zhǎng)度為 3 的游程占游程總數(shù)的 1/8??。每來(lái)一個(gè)時(shí)鐘信號(hào)，輸出數(shù)據(jù)向左移移移位。 END COMPONENT。 GENERATE 語(yǔ)句用來(lái)產(chǎn)生多個(gè)相同的結(jié)構(gòu)，它有 FORGENERATE 和IFGENERATE 兩種形式，但常用的是 FORGENERATE。圖 2 所示的電路，在采用 VHDL 語(yǔ)言描述時(shí)，采用結(jié)構(gòu)描述方式較為合適。 END mxulie。 無(wú)符號(hào)數(shù)庫(kù) USE 。這里有兩種映射方法：位置映射和名稱映射。 對(duì)于多級(jí)移位寄存器來(lái)說(shuō)，要產(chǎn)生多個(gè)相同的寄存器，如果用傳統(tǒng)方法，那么程序就會(huì)很長(zhǎng)。因此，就必須事先在庫(kù)中建好，一遍隨時(shí)調(diào)用。 33 由 m 序列的延時(shí)相加特性可知， xi和 xi+j模 2 加后仍是 m 序 列的一個(gè)元素，所以上式 ① 的分子就等于 m 序列一個(gè)周期中 0 的數(shù)目與 1的數(shù)目之差。 游程特性 把一個(gè)序列中取值相同的那些連在一起的元素合稱為一個(gè)“游程”。如果給定一個(gè)序列信號(hào)長(zhǎng)度 M，則根據(jù) M＝ 2n1求出 n，由 n查表便可以得到相應(yīng)的反饋函數(shù) F。 用遞推公式產(chǎn)生的偽隨機(jī)信號(hào) , 在數(shù)字計(jì)算機(jī) 上可以用軟件來(lái)實(shí)現(xiàn)。其長(zhǎng)度 N 為 N = 2 n 1若移位時(shí)鐘脈沖周期為Δ t , 則偽隨機(jī)信號(hào)的周期 T 為 T = NΔ t 28 圖 2 n 級(jí)移位寄存器 表 1 模 2相加真值表 圖 1 偽隨機(jī)信