【正文】 TD_LOGIC。 clk10K = clk2。139。 then temp1=temp1+1。 clk500K,clk10K: out std_logic)。值此成文之際，我向 老師表示衷心的感謝。 首先通過對數(shù)據(jù)采集原理進(jìn)行分析，總體上提出實現(xiàn)數(shù)據(jù)采集與輸出方案，通過 CNT10B 和 RAM8 等模塊的設(shè)計，用 FPGA 實現(xiàn)了數(shù)據(jù)的采集與輸出，并完成了軟硬件設(shè)計和調(diào)試。 WREN 是寫時能，高電平有效。它的內(nèi)部結(jié)構(gòu)和引腳排列如圖 9 所示： 圖 9 TL082 內(nèi)部結(jié)構(gòu)和引腳排列 TL082 為 8 引腳雙列直插式封裝，各引腳含義如下： （ 1） Output 1—— 輸出 1； （ 2） Inverting input 1—— 反向輸入 1； （ 3） Noninverting input 1—— 正向輸入 1； （ 4） Vcc—— 電源 12V； （ 5） Noninverting input 2—— 正向輸入 2； （ 6） Inverting input 2—— 反向輸入 2； （ 7） Output 2—— 輸出 2； （ 8） Vcc+—— 電源 +12V。 IOUT2：電流輸出端 2，其值與 IOUT1 值之和為一常數(shù) 。 它的內(nèi)部邏輯結(jié)構(gòu)如圖 6所示： 9 圖 6 DAC0832 內(nèi)部邏輯結(jié)構(gòu) DAC0832 引腳排列如圖 7 所示： 圖 7 DAC0832 引腳排列 DAC0832實物圖如圖 8： 10 圖 8 DAC0832 實物圖 各引腳含義如下： CS：片選信號輸入線（選通數(shù)據(jù)鎖存器），低電平有效 。 它因為 價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點， 而 得到 了 廣泛的應(yīng)用 [7]。 ALE：地址鎖存允許信號輸入端。 START： A/D 轉(zhuǎn)換啟動信號輸入端。 。 系統(tǒng)的線性電源電路部分原理圖如圖 1所示： 圖 1 系統(tǒng)的線性電源模塊電路 當(dāng)電路接通后，如果 LED 燈亮起，則代表能產(chǎn)生出要求的電壓。數(shù)據(jù)采集含義很廣，包括對面狀連續(xù)物理量的采集。數(shù)據(jù)采集技術(shù)廣泛應(yīng)用在各個領(lǐng)域。 Quartus II支持 Altera的 IP核，包含了 LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。 VHSIC 是 Very High Speed Integrated Circuit 的縮寫，是 20 世紀(jì)80年代在美國國防部的資助下始創(chuàng)的，并最終導(dǎo)致了 VHDL 語言的出現(xiàn)。加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進(jìn)入工作狀態(tài)。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。在早期，較之模擬系統(tǒng)，數(shù)字系統(tǒng)的最 優(yōu)點就在于有良好的穩(wěn)定性 。 關(guān)鍵詞： FPGA， 采集和控制，單片機，電路板， VHDL 目 錄 第一章 緒論 ......................................................... 1 引言 .................................................................................................................. 1 EDA 簡介 ........................................................................................................... 1 FPGA 簡介 ......................................................................................................... 1 VHDL 語言簡介 ................................................................................................ 2 Quartus II 簡介 ............................................................................................ 3 數(shù)據(jù)采集技術(shù)簡介 ......................................................................................... 4 第二章 總體設(shè)計 ..................................................... 5 硬件設(shè)計 ......................................................................................................... 5 線性電源模塊 ........................................... 5 數(shù)據(jù)采集模塊 ........................................... 5 數(shù)據(jù)輸出模塊 ........................................... 8 按鍵控制模塊 .......................................... 11 軟件設(shè)計 ....................................................................................................... 12 ADCINT 設(shè)計 ........................................... 12 CNT10B 設(shè)計 ........................................... 12 RAM8 設(shè)計 ............................................. 13 時鐘控制設(shè)計 .......................................... 13 系統(tǒng)頂層設(shè)計 .......................................... 14 第三章 系統(tǒng)軟硬件調(diào)試 .............................................. 15 結(jié)論 ............................................................... 17 致謝 ............................................................... 18 參考文獻(xiàn) ........................................................... 19 附錄 ............................................................... 20 1 第一章 緒論 引言 隨著計算機技術(shù)的飛速發(fā)展和普及，數(shù)據(jù)采集系統(tǒng)也迅速地得到應(yīng)用。 設(shè) 計 要 求 [1]本次設(shè)計在 EDA 開發(fā)平臺 QUARTUS II 上利用 VHDL 語言設(shè)計數(shù)控分頻器電路，利用數(shù)控分頻的原理設(shè)計音樂硬件演奏電路，并定制 LPMROM 存儲音樂數(shù)據(jù)，以 “ 梁祝 ” 和 “ 月亮代表我的心 ” 兩首樂曲為例，將音樂數(shù)據(jù)存儲到 LPMROM，就達(dá)到了以純硬件的手段來實現(xiàn)樂曲的演奏效果。