【正文】 ） 并合理調(diào) DAC 的時鐘。 I2C 串行總線有兩根信號線：一根雙向的數(shù)據(jù)線 SDA；另一根是時鐘線 SCL。 本設(shè)計中 FPGA 作為主機， STA013 作為從機通訊。輸出到 SDA線上的每個字節(jié)必須是 8 位，每次傳輸?shù)淖止?jié)不受限制，每個字節(jié)必須有一個應(yīng)答為 ACK。 圖 34 合法數(shù)據(jù)格式 I2C 總線有如下四種基本操作： 1． 開始條件 :SDA 由高到低躍變， SCL 為高。 SD 卡簡介及 FAT16 文件系統(tǒng)構(gòu)成介紹 SD 卡（ Secure Digital Memory Card） 中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備 ， 不需要額外的電源來保持其上記憶的信息。 同步外設(shè)接口 （ SPI） 是由摩托羅拉公司開發(fā)的全雙工同步串行總線 ， SD總線允許強大的 1線到 4線數(shù)據(jù)信號設(shè)置 ， 不同的總線訪問方式其引腳功能定義不同。這就是SCK時鐘線存在的原因，由 SCK提供時鐘脈沖， SDI、 SDO 則基于此脈沖完成數(shù)據(jù)傳輸。 SPI還是一個數(shù)據(jù)交換協(xié)議：因為SPI的數(shù)據(jù)輸入 線 和輸出線獨立，所以允許同時完成數(shù)據(jù)的輸入和輸出。 ? 用戶數(shù)據(jù)區(qū)用于存放用戶數(shù)據(jù)及子目錄 。在本系統(tǒng)能夠 SD卡只作為一種存儲介質(zhì)使用，且整個系統(tǒng)作為一個分區(qū)處理。它包含有兩份文件分配表，是分區(qū)信息的映射表，指示簇是如何存儲的。每個文件根據(jù)它的大小可能占有一個或者多個簇；這樣，一個文件就由這些這些（稱為單鏈表）簇鏈表示。 一個分區(qū)分成同等大小的簇，也就是連續(xù)空間的小塊。引導(dǎo)扇區(qū)中的重要信息可以被DOS和 OS/2中稱為驅(qū)動器參數(shù)塊的操作系統(tǒng)結(jié)構(gòu)訪問。 FAT16文件系統(tǒng)最多支持 4個分區(qū)項，對應(yīng)于 4個分區(qū)表。 ? FAT 表記錄 SD 存儲卡以簇為單位進行記錄的存儲空間的信息 ， 簇的大小根據(jù)實際系統(tǒng)的電子盤特性設(shè)定 。這樣的傳輸方式有一個優(yōu)點，與普通的串 行通訊不同，普通的串行通訊一次連續(xù)傳送至少 8位數(shù)據(jù)，而 xx 大學(xué)學(xué)士學(xué)位論文 18 SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因為 SCK時鐘線由主控設(shè)備控制，當(dāng)沒有時鐘跳變時，從設(shè)備不采集或傳送數(shù)據(jù)。 表 22 SD 卡 SPI 模式下引腳功能 引腳名稱 功能和作用 SDO 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 SDI 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 SCLK 時鐘信號，由主設(shè)備產(chǎn)生 CS 設(shè)備使能信號，由主設(shè)備控制 CS 為片選信號，剩下的 3根線負責(zé)通訊。 由于 SD卡具有 有容量大、體積小、高性能、讀 /寫速度快以及可與多種計算機操作系統(tǒng)平臺兼容等優(yōu)點，并且在 DE2開發(fā)板上自帶了 SD卡接口，所以在本設(shè)計中，采用 Kingston公司的 1GB的 SD卡來存儲數(shù)據(jù)文件和 MP3文件，并且采用的是 SD卡的 SPI 總線協(xié)議。 開始和 停止條件都由主控器產(chǎn)生。在傳輸?shù)倪^程中，當(dāng)用到主控接收器的情況下，主控接收器必須發(fā)出一數(shù)據(jù)結(jié)束信號給被控發(fā)送器，被控發(fā)送器必須釋放數(shù)據(jù)線，以允許 主控器產(chǎn)生停止條件。 本設(shè)計中用到的 是快速模式最快可達 400kbit/s，完全可以達到 STA013 對 MP3 數(shù)據(jù)傳輸?shù)囊?。主機和從機的數(shù)據(jù)傳送，可以由主機發(fā)送數(shù)據(jù)到從機，也可以是從機發(fā)到主機。解碼芯片STA013 的功能框圖如圖 32 所示 。 （ 2） 傳送 MP3 數(shù)據(jù)：傳送 MP3 數(shù)據(jù)的基本思想就是在 STA013 需要數(shù)據(jù)的時候給它傳送，使用者不需要關(guān)心 MP3 的比特率問題， STA013 會 xx 大學(xué)學(xué)士學(xué)位論文 14 測定 MP3 的 比特率，然后決定以合理的速度接受傳過來的數(shù)據(jù) ，同時給出繼續(xù)需要數(shù)據(jù)的信號。 其中 GPIO_11 和 GPIO_12 分別與 STA013 中的 SDA、 SCL 相連，實現(xiàn)與 STA013 的 I2C 通訊； GPIO_13 口和 GPIO_14 口分別與 STA013 的 SDI、 SCKR 連接，用來實現(xiàn)主 xx 大學(xué)學(xué)士學(xué)位論文 13 機與從機 STA013 的 SPI 協(xié)議通訊，傳輸 MP3 數(shù)據(jù)； GPIO_15 和 GPIO_16 分別與 STA013 的 RESET 、 DATA_REQ 引腳相連。 ：購買硬件解碼設(shè)備將會增加本播放器的成本。 ：存放 MP3歌曲和 MP3解碼程序。 MP3 使用了非常經(jīng)典的 Huffman 算法， Huffman 算法產(chǎn)生一個可變碼長的位流，并且可以根據(jù)一個相應(yīng)的表格解決碼流不等長的問題，而且解碼速度非?？欤瑫r壓縮比也較高，平均可節(jié)省 20%的空間， MP3 一個顯著的缺點就是延遲時間長，它的最小理論延時是 59ms，而實際上的值要比這要大許多，而且同系統(tǒng)的實現(xiàn)方法有關(guān)，很難給出一個精確的值。同時，為了適應(yīng)多通道語音通信的需要，新標(biāo)準(zhǔn)又提出了多語言通信的壓縮算法，并且可以提供一個額外的 LFE 通道（ low frequency enhancement channel），該標(biāo)準(zhǔn)后來被名為 ISO138183 標(biāo)準(zhǔn)。軟件綜合又稱為代碼生成（ Code Generation），硬件綜合通常分為高層次綜合和邏輯綜合兩種層次。軟硬件協(xié)同設(shè)計的目標(biāo)是在設(shè)計過程中把軟件、硬件結(jié)合起來，作為一個系統(tǒng)綜合考慮，實現(xiàn)整個系統(tǒng)設(shè)計的最優(yōu)化，以及設(shè)計工作的自動化。 在正向設(shè)計時，也往往有把“自頂向下”和“自底向上”兩者結(jié)合起來完成一個芯片設(shè)計的。 在這一步中， 盡可能采用規(guī)則結(jié)構(gòu)來實現(xiàn)和利用已經(jīng)過 考驗的邏輯單元或模塊。這樣逐層、逐個地進行定義、設(shè)計、編程和測試，直到所有層次上的問題均由實用程序來解決，就能設(shè)計出具有層次結(jié)構(gòu)的程序 。 現(xiàn)在 PLD 中已經(jīng)廣泛嵌入 RAM/ROM， FIFO 等存儲模塊，有的 PLD 里還內(nèi)嵌了 DSP 模塊，如 Xilinx 的 VertexII 器件系列中就嵌入了 DSP，將來的 PLD還要嵌入多種功能模塊，可以實現(xiàn)各種復(fù)雜的操作和運算。而對基于EEPROM 工藝的 CPLD 來說，則不存在這樣的問題， 在數(shù)據(jù)下載芯片后，掉電后也不會丟失，唯一的缺點是 CPLD 芯片數(shù)據(jù)擦寫次數(shù)往往有限，對產(chǎn)品開發(fā)階段的技術(shù)設(shè)計人員要求較高。在不久的將來，隨著軟硬件協(xié)同設(shè)計技術(shù)研究的深入，支持 FPGA 設(shè)計實現(xiàn)的功能強大的軟硬件協(xié)同設(shè)計平臺將會出現(xiàn)，并加速推進嵌 入式系統(tǒng)的設(shè)計研發(fā)進程。 早期的軟硬件協(xié)同設(shè)計工具僅僅支持協(xié)同驗證，大多數(shù)工具都只有在體系結(jié)構(gòu)層設(shè)計基本完成后才能仿真硬件和軟件模塊的相互作用。主要EDA 廠家 （ Candence， ALTERA） 目前已 經(jīng)推出部分支持軟硬件協(xié)同設(shè)計的工具，并將軟硬件協(xié)同設(shè)計作 為下一代的系統(tǒng)級 EDA 工具的關(guān)鍵技 術(shù)。正是因為 MP3 體積小，音質(zhì)高的特點使得 MP3 格式幾乎成為網(wǎng)上音樂的代名詞。用戶不需要再像傳統(tǒng)的系統(tǒng)設(shè)計一樣，繪制龐大復(fù)雜的電路板， 一點點的連接焊制，只需要使用精確的語言，綜合時序設(shè)計直接在器件庫中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過仿真之后就可以直接交付芯片廠商進行生產(chǎn)。例如 Palm 之所以在 PDA 領(lǐng)域占有 70％以上的市 場，就是因為其立足于個人電子消費品，著重發(fā)展圖形界面和多任務(wù)管理；而風(fēng)河的Vxworks 之所以在火星車上得以應(yīng)用，則是因為其高實時性和高可靠性。目前嵌入式系統(tǒng)已經(jīng)滲透到我們生活中的每個 角落 ，工業(yè) 、服務(wù) 業(yè)、消費電子 等領(lǐng)域 ?? ，而恰恰由于這種范圍的擴大，使得 “ 嵌入式系統(tǒng) ” 更加難于明確定義。第二種方法是在超大規(guī)模的集成處理器核上使用軟件的方法實現(xiàn)設(shè)計功能。硬 IP 所有的驗證和仿真工作都已完成 ，用它可以直接產(chǎn)生硅片，系統(tǒng)設(shè)計者不能再對它進行修改。 現(xiàn)場可編程門陣列 （ FPGA） 是一種半導(dǎo)體器件，可以在制造完成后進行編程。 由于核心 器件 及一些知識產(chǎn)權(quán)的成本居高不下，一些電子產(chǎn)品的售價讓消費者望而生畏。將當(dāng)前先進的 Nios 軟核技術(shù)應(yīng)用于電子電路設(shè)計當(dāng)中去 ，對于了解和掌握這種工具有重要的意義。 SOPC（ System on a programmable Chip,片 上可編程系統(tǒng) ） 是 Altera 公司提出的一種靈活、高效的 SOC 解決方案 ,它將處理器、存儲器、 I/O 口、 LVDS、CDR 等系統(tǒng)設(shè)計所需要的模塊集成到一個 PLD 器件上，具有可裁剪、可擴充、可升級，并具備軟硬件在系統(tǒng)可 編程等優(yōu)點。 再結(jié)合 Quartus II中集成的 EDA 工具，將其下載到 FPGA 芯片中，獲得恰好滿足需求的定制 系統(tǒng)。s very important to apply the advanced NIOS softcore into electronic circuit design, which can help us to understand and master this kind of technology. Keywords SOPC（ System on a Programmable Chip） 。 可編程片上系統(tǒng) 當(dāng)今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應(yīng)用的社會。FPGA 是一類高集成度的可編程邏輯器件，起源于美國的 Xilinx 公司，該公司于 1985 年推出了世界上第一塊 FPGA 芯片。 SOPC（ System On a Programmable Chip） 是 Altera 公司于 2020 年提出的一種靈活高效的 SOC 解決方案， SOPC 利用可編程邏輯技術(shù)把整個電子系統(tǒng)集成在一個單片上，是一種特殊的嵌入式系統(tǒng) ：首先它是片上系統(tǒng)（ SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計方式，可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。在系統(tǒng)設(shè)計的初期考慮軟硬件劃分，根據(jù)特定的標(biāo)準(zhǔn)，將一部分系統(tǒng)功能采用 IP 核實現(xiàn)，而另一些功能采用軟件實現(xiàn)。 不過上述定義并不能充分體現(xiàn)出嵌入式系統(tǒng)的精髓，目前國內(nèi)一個普遍被認(rèn)同的定義是：以應(yīng)用為中心、以計算機技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng) xx 大學(xué)學(xué)士學(xué)位論文 3 應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計算機系統(tǒng)。目前的嵌入式系統(tǒng)的核心往往是一個只有幾 K 到幾十 K 微內(nèi)核，需要根據(jù)實際的使用進行功能擴展或者裁減，但是由于微內(nèi)核的存在，使得這種擴展能夠非常順利的進行。 是當(dāng)今較流行的一種數(shù)字音頻編碼和有損壓縮格式，它設(shè)計用來大幅度地降低音頻數(shù)據(jù)量， 而對于大多數(shù)用戶來說重放的音質(zhì)與最初的不壓縮音頻相比沒有明顯的下降。 MP3 是一個數(shù)據(jù)壓縮格式。該環(huán)境支持軟硬件協(xié)同設(shè)計流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細粒度的程序設(shè)計語言 C，同時也支持硬件描述語言 Verilog 和 VHDL，這些描述可進行仿真和性能分析，以支持系統(tǒng)綜合的決策。 國內(nèi)的研究狀況 ： 軟硬件協(xié)同設(shè)計作為系統(tǒng)級設(shè)計的支持技術(shù)，理論上和技術(shù)上還在不斷地發(fā)展和完善中。設(shè)計中 具體研究了軟硬件的系 統(tǒng)描述、軟硬件劃分、軟硬件綜合等方面的技術(shù)，并在此基礎(chǔ)上設(shè)計了一個 MP3 播放器方案。 3. FPGA 內(nèi)部有豐富的觸發(fā)器 I/O 引腳。利用結(jié)構(gòu)化，層次化的設(shè)計方法，一個大型的數(shù)字電路設(shè)計首先根據(jù)設(shè)計的目標(biāo)和規(guī)范劃分為若干個較小的功能模塊，分別交由不同的設(shè)計工程師進行設(shè)計。 “自頂向下”的正向設(shè)計步驟：首先需要進行行為設(shè)計，要確定該 VLSI 芯片的功能、性能及允許的芯片面積和成本等。最后是將電路圖轉(zhuǎn)換成版圖，進行所謂的版圖設(shè)計。 Sopc 設(shè)計方法的研究所影響的不僅僅是集成電路領(lǐng)域，它還會對集成電路以外的領(lǐng)域產(chǎn)生深遠的 影響，這是由集成電路的基礎(chǔ)作用決定的。 系 統(tǒng) 描 述軟 硬 件 劃 分軟 硬 件 界 面 設(shè) 計虛 擬 原 型生 產(chǎn)硬 件 設(shè) 計 軟 件 設(shè) 計 圖 23 典型的軟硬件協(xié)同設(shè)計流程 目前， 軟硬件協(xié)同設(shè)計的研究工作主要包括系統(tǒng)描述、軟硬件劃分、軟硬件協(xié)同綜合和軟硬件協(xié)同模擬幾個方面。 本章小結(jié) 本章主要介紹了 此研究的相關(guān)領(lǐng)域和技術(shù) ，這是本課題 應(yīng)用技術(shù)背景的概要性部分，包括 Sopc的研究領(lǐng)域及相關(guān)技術(shù)， FPGA器件原理，介紹了 MPEG Layer3 的相關(guān)技術(shù)， 并 研究了 Sopc領(lǐng)域的軟硬件協(xié)同技術(shù)。通過運用 MPED 音頻標(biāo)準(zhǔn)的壓縮技術(shù)，我們可以把存儲空間壓縮到原來的十二分之一而不會降低聲音的音質(zhì)。在此基礎(chǔ)上改進其控制功能（ 例如： 播放、暫停、快進、下一曲等） ，設(shè)計出人性化的交互界面，使消費者體驗到無處不在的音樂的魅力。 MP3 播放器的軟硬件劃分 及組成模塊介紹 根據(jù) 系統(tǒng) 所劃分的功能，處理器、音頻設(shè)備、存儲器、輸入、輸出和交互接口都必須選用硬件設(shè)備實現(xiàn)。 鑒于以上 軟硬件實現(xiàn)方式的優(yōu)缺點以及各方案的可行性 ， 綜合考慮后選用硬 件 來 實現(xiàn) MP3解碼。這個輸出接口可以軟件編程，能兼容市場上的大部分通用的 DAC 芯片。所要做的就是以盡可能快的速度傳送，只要它小于 20Mbit/s。所有接到 I2C 總線上的設(shè)備的串行數(shù)據(jù)都接到總線的 SDA 線，各設(shè)備的時鐘線 SCL 接到總線的 SCL。 I2C 總線上允許連接多個微處理器及各種外圍設(shè)備，如存儲器、 LED 及LCD 驅(qū)動器、 A/D 及 D/A 轉(zhuǎn)換器等。如果 接收器件在完成其他功