【正文】 然而，這些鏈并不一定一個(gè)接著一個(gè)在磁盤上存儲(chǔ)，它們經(jīng)常是在整個(gè)數(shù)據(jù)區(qū)域零散的儲(chǔ)存。通過簡單 地在 FAT中添加文件鏈接的個(gè)數(shù)可以任意增加文件大小和子目錄個(gè)數(shù)（只要有空簇存在）。 ? 根目錄區(qū)域。它包括一個(gè)稱為基本輸入輸出參數(shù)塊的區(qū)域，保留扇區(qū)的總數(shù)記錄在引導(dǎo)扇區(qū)中的一個(gè)參數(shù)中。表 24對(duì)這個(gè)分區(qū)的 DPT數(shù)據(jù)進(jìn)行了解釋。在總共 512字節(jié)的主引導(dǎo)記錄中， MBR 的引導(dǎo)程序占了其中的 446個(gè) 字節(jié)（相對(duì) 于 扇區(qū)首地址的偏移量 0H～ 1BDH），隨后的 64字節(jié)（偏移量 1BEH～ 1FDH）為 DPT（ Disk Partition Table， 硬盤分區(qū)表），最后的兩個(gè)字節(jié) “ 55 AA” （偏移量 1FEH～1FFH）是分區(qū)有效 的 結(jié)束標(biāo)志。 SD卡格式化時(shí)，系統(tǒng)采用了 FAT16文件格式。 ? 分區(qū)引導(dǎo)扇區(qū)記錄各個(gè)分區(qū)啟動(dòng)的引導(dǎo)程序 。不同的SPI設(shè)備的實(shí)現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時(shí)間不同，在時(shí)鐘信號(hào)上沿或下沿采集有不同定義 。同樣，在一個(gè)基于 SPI的設(shè)備中，至少有一個(gè)主控設(shè)備。數(shù)據(jù)輸出通過 SDO線，數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí) 改變，在緊接著的下降沿或上升沿被讀取。也是所有基于 SPI 的設(shè)備共有的，它們是 SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出）， SCK（時(shí)鐘）， CS（片選） 。 xx 大學(xué)學(xué)士學(xué)位論文 17 表 21 SD卡 SPI模式的 引腳鎖定 引腳 名稱 類型 描述 1 CS I 片選（負(fù)有效） 2 DI I 數(shù)據(jù)輸入 3 VSS S 接地 4 VCC S 供電電壓 5 CLK I 時(shí)鐘 6 VSS S 接地 7 DO O 數(shù)據(jù)輸出 8 RSV 9 RSV 2. SPI 協(xié)議 SPI是英語 Serial Peripheral interface的縮 寫，顧名思義就是串行外圍設(shè)備接口。 這些優(yōu)點(diǎn)使得 SD 卡備受數(shù)碼產(chǎn)品的青睞。而且它是一體化固體介質(zhì)，沒有任何移動(dòng)部分，所以不用擔(dān)心機(jī)械運(yùn)動(dòng)的損壞。在結(jié)束時(shí)， I2C 的兩條線都保持高電平，這就是 I2C 總線的禁止?fàn)顟B(tài) 。表示一個(gè)通訊過程的開始或者停止， 而不是在傳 送數(shù)據(jù)。當(dāng)尋址的被控器件不能應(yīng)答時(shí)，數(shù)據(jù)保持為 xx 大學(xué)學(xué)士學(xué)位論文 16 高 ，接著主控 器產(chǎn)生停止條件終止傳輸。如果 接收器件在完成其他功能（如一內(nèi)部中斷）前不能接收另一數(shù)據(jù)的完整字節(jié)時(shí)，它可以保持時(shí)鐘線 SCL 為低，以促使發(fā)送器進(jìn)入等待狀態(tài)，當(dāng)接收器械準(zhǔn)備好接受數(shù)據(jù)的其它字節(jié)并釋放時(shí)鐘 SCL 后，數(shù)據(jù)傳輸繼續(xù)進(jìn)行。 I2C 總線上數(shù)據(jù)的傳輸速率在標(biāo)準(zhǔn)模式下可達(dá) 100kbit/s，在快速模式下可達(dá) 400kbit/s，在高速模式下可達(dá) 。 I2C 總線上允許連接多個(gè)微處理器及各種外圍設(shè)備，如存儲(chǔ)器、 LED 及LCD 驅(qū)動(dòng)器、 A/D 及 D/A 轉(zhuǎn)換器等。為了進(jìn)行通訊，每個(gè)接到 I2C 總線的設(shè)備都有一個(gè)唯一的地址，以便于主機(jī)尋訪。所有接到 I2C 總線上的設(shè)備的串行數(shù)據(jù)都接到總線的 SDA 線，各設(shè)備的時(shí)鐘線 SCL 接到總線的 SCL。轉(zhuǎn)換后由 CS4334 的 PIN5 和 PIN8 輸出模擬音頻信號(hào)，模擬音頻信號(hào)經(jīng) TDA2822 放大后輸出就可以 聽到解碼后的 MP3 音樂了。所要做的就是以盡可能快的速度傳送，只要它小于 20Mbit/s。 圖 31 MP3 解碼電路 PCB 的工作過程 （ 1） 芯片初始化： 檢查 STA013 芯片是否存在；向 STA013 傳送 SST公司提供的 “ ” 配置文件。這個(gè)輸出接口可以軟件編程，能兼容市場上的大部分通用的 DAC 芯片。 MP3 解碼電路通過 6 個(gè) PIO 口與 DE2 開發(fā)板相連。 鑒于以上 軟硬件實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)以及各方案的可行性 ， 綜合考慮后選用硬 件 來 實(shí)現(xiàn) MP3解碼。 ? 這樣減輕 CPU運(yùn)算的負(fù)擔(dān)：處理器用來參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用 ASIC來處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。 MP3 播放器的軟硬件劃分 及組成模塊介紹 根據(jù) 系統(tǒng) 所劃分的功能，處理器、音頻設(shè)備、存儲(chǔ)器、輸入、輸出和交互接口都必須選用硬件設(shè)備實(shí)現(xiàn)。 ：放出音樂和顯示歌曲狀態(tài)。在此基礎(chǔ)上改進(jìn)其控制功能（ 例如： 播放、暫停、快進(jìn)、下一曲等） ，設(shè)計(jì)出人性化的交互界面，使消費(fèi)者體驗(yàn)到無處不在的音樂的魅力。所以在編碼的時(shí)候就沒有必要將 所有的聲音進(jìn)行編碼，這樣就減小了數(shù)據(jù)量。通過運(yùn)用 MPED 音頻標(biāo)準(zhǔn)的壓縮技術(shù)，我們可以把存儲(chǔ)空間壓縮到原來的十二分之一而不會(huì)降低聲音的音質(zhì)。后來， 在 MPEGI 的基礎(chǔ)上，又提出了 MPEGII 的編碼標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的音頻部分與 MPEGI 的音頻部分在 算法上基本一致，但提供了與 CCITT 的 G722 相類似的 16KHz， KHz 和 24 KHz 的采樣速率，這樣就使得 MP3 也可以用于低比特率（ 64Kbps）語音通信中。 本章小結(jié) 本章主要介紹了 此研究的相關(guān)領(lǐng)域和技術(shù) ，這是本課題 應(yīng)用技術(shù)背景的概要性部分，包括 Sopc的研究領(lǐng)域及相關(guān)技術(shù)， FPGA器件原理，介紹了 MPEG Layer3 的相關(guān)技術(shù)， 并 研究了 Sopc領(lǐng)域的軟硬件協(xié)同技術(shù)。 圖 24 軟硬件劃分及實(shí)現(xiàn)方式比較 軟硬件綜合（ Synthesis）的任務(wù)是把高層次的描述自動(dòng)轉(zhuǎn)化為低層次的實(shí)現(xiàn)。 系 統(tǒng) 描 述軟 硬 件 劃 分軟 硬 件 界 面 設(shè) 計(jì)虛 擬 原 型生 產(chǎn)硬 件 設(shè) 計(jì) 軟 件 設(shè) 計(jì) 圖 23 典型的軟硬件協(xié)同設(shè)計(jì)流程 目前， 軟硬件協(xié)同設(shè)計(jì)的研究工作主要包括系統(tǒng)描述、軟硬件劃分、軟硬件協(xié)同綜合和軟硬件協(xié)同模擬幾個(gè)方面。 S O P C 設(shè) 計(jì) 技 術(shù)軟硬件協(xié)同技術(shù)超深亞微米技術(shù)I P核復(fù)用與生成技術(shù)軟硬件劃分軟硬件協(xié)同綜合軟硬件協(xié)同模擬時(shí)延驅(qū)動(dòng)邏輯技術(shù)時(shí)序綜合技術(shù)基于I P的系統(tǒng)設(shè)計(jì)技術(shù)多I P系統(tǒng)的測(cè)試與驗(yàn)證I P設(shè)計(jì)技術(shù)接口綜合技術(shù)系統(tǒng)描述低壓功耗設(shè)計(jì)技術(shù) 圖 22 SOPC 技術(shù)研究的主演內(nèi)容 xx 大學(xué)學(xué)士學(xué)位論文 9 軟硬件協(xié)同 技術(shù) 在 Sopc 中，尤其是面向特定應(yīng)用的 Sopc，軟件和硬件的結(jié)合更加緊密，軟硬件 之間的功能劃分，以及軟件和硬件的實(shí)現(xiàn)都沒有固定的模式，而是隨著應(yīng)用的不同而變化。 Sopc 設(shè)計(jì)方法的研究所影響的不僅僅是集成電路領(lǐng)域，它還會(huì)對(duì)集成電路以外的領(lǐng)域產(chǎn)生深遠(yuǎn)的 影響，這是由集成電路的基礎(chǔ)作用決定的。自底向上的設(shè)計(jì)在某種意義上講可以看作上述從頂向下設(shè)計(jì)的逆過程。最后是將電路圖轉(zhuǎn)換成版圖，進(jìn)行所謂的版圖設(shè)計(jì)。顯然，同一功能塊可以由多種邏輯設(shè)計(jì)加以實(shí)現(xiàn)。 “自頂向下”的正向設(shè)計(jì)步驟：首先需要進(jìn)行行為設(shè)計(jì)，要確定該 VLSI 芯片的功能、性能及允許的芯片面積和成本等。對(duì)要完成的任務(wù)進(jìn)行分解，先對(duì)最高層次中的問題進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，而將其中未解決的問題作為一個(gè)子任務(wù)放到下一層次中去解決。利用結(jié)構(gòu)化，層次化的設(shè)計(jì)方法，一個(gè)大型的數(shù)字電路設(shè)計(jì)首先根據(jù)設(shè)計(jì)的目標(biāo)和規(guī)范劃分為若干個(gè)較小的功能模塊，分別交由不同的設(shè)計(jì)工程師進(jìn)行設(shè)計(jì)。當(dāng)用戶通過原理圖或 HDL 語言描述一個(gè)邏輯電路以后， FPGA 開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有結(jié)果，并把結(jié)果事先寫入 RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算相當(dāng)于輸入一個(gè)地址進(jìn)行查表，找出相應(yīng)地址，然后輸出即可。 3. FPGA 內(nèi)部有豐富的觸發(fā)器 I/O 引腳。在上電的時(shí)候，由 EEPROM 內(nèi)自行啟動(dòng)的加載時(shí)序把數(shù)據(jù)流加入 FPGA 中，對(duì)其內(nèi)部邏輯進(jìn)行配置。設(shè)計(jì)中 具體研究了軟硬件的系 統(tǒng)描述、軟硬件劃分、軟硬件綜合等方面的技術(shù)，并在此基礎(chǔ)上設(shè)計(jì)了一個(gè) MP3 播放器方案。北京大學(xué)計(jì)算機(jī)系楊芙清院士和程旭教授等人，已研發(fā)成功國內(nèi)第一個(gè)微處理器軟硬件協(xié)同設(shè)計(jì)平臺(tái)；上海嵌入式系統(tǒng)研究所研發(fā)的基于 FPGA 實(shí)現(xiàn)處理器的 ECNUX 研發(fā)平臺(tái)， 版本已完成，功能強(qiáng)大的 版本正在研發(fā)過程中。 國內(nèi)的研究狀況 ： 軟硬件協(xié)同設(shè)計(jì)作為系統(tǒng)級(jí)設(shè)計(jì)的支持技術(shù)，理論上和技術(shù)上還在不斷地發(fā)展和完善中。軟硬件協(xié)同仿真可看作異構(gòu)仿真的一種， Ptolemy己經(jīng)應(yīng)用于嵌入式系統(tǒng)的算法層和體系結(jié)構(gòu)層描述和驗(yàn)證。該環(huán)境支持軟硬件協(xié)同設(shè)計(jì)流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細(xì)粒度的程序設(shè)計(jì)語言 C，同時(shí)也支持硬件描述語言 Verilog 和 VHDL，這些描述可進(jìn)行仿真和性能分析，以支持系統(tǒng)綜合的決策。 國內(nèi)外文獻(xiàn)綜述 目前軟硬件協(xié)同設(shè)計(jì)領(lǐng)域的研究十分活躍， Berkeley， Princeton 等著名大學(xué)有專門的研究小組進(jìn)行相關(guān)研究，在電子設(shè)計(jì)領(lǐng)域權(quán)威的學(xué)術(shù)會(huì)議， DAC （ Design Automation Conference） 和 ICCAD 上每年都有相當(dāng)篇幅的論文涉及軟硬件協(xié)同設(shè)計(jì)，每年 ACM 還召開軟硬件協(xié)同設(shè)計(jì)的專門會(huì)議 CODES。 MP3 是一個(gè)數(shù)據(jù)壓縮格式。而且還非常好的保 持了原來的音質(zhì)。 是當(dāng)今較流行的一種數(shù)字音頻編碼和有損壓縮格式，它設(shè)計(jì)用來大幅度地降低音頻數(shù)據(jù)量， 而對(duì)于大多數(shù)用戶來說重放的音質(zhì)與最初的不壓縮音頻相比沒有明顯的下降。而且 SOC 具有極高的綜合性，在一個(gè)硅片內(nèi)部運(yùn)用 VHDL等硬件描述語言，實(shí)現(xiàn)一個(gè)復(fù)雜的系統(tǒng)。目前的嵌入式系統(tǒng)的核心往往是一個(gè)只有幾 K 到幾十 K 微內(nèi)核，需要根據(jù)實(shí)際的使用進(jìn)行功能擴(kuò)展或者裁減，但是由于微內(nèi)核的存在，使得這種擴(kuò)展能夠非常順利的進(jìn)行。所以，介入嵌入式系統(tǒng)行業(yè)，必須有一個(gè)正確的定位。 不過上述定義并不能充分體現(xiàn)出嵌入式系統(tǒng)的精髓，目前國內(nèi)一個(gè)普遍被認(rèn)同的定義是：以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng) xx 大學(xué)學(xué)士學(xué)位論文 3 應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。 嵌入式系統(tǒng) 嵌入式 系統(tǒng)本身是一個(gè)相對(duì)模糊的定義。在系統(tǒng)設(shè)計(jì)的初期考慮軟硬件劃分，根據(jù)特定的標(biāo)準(zhǔn)，將一部分系統(tǒng)功能采用 IP 核實(shí)現(xiàn)，而另一些功能采用軟件實(shí)現(xiàn)。第一種方法稱為基于核的設(shè)計(jì) （ Corebased design） ，它將系統(tǒng)的功能劃分為不同的核，采用 IP （ Intellectual Property） 核以完成特定的設(shè)計(jì)功能。 SOPC（ System On a Programmable Chip） 是 Altera 公司于 2020 年提出的一種靈活高效的 SOC 解決方案， SOPC 利用可編程邏輯技術(shù)把整個(gè)電子系統(tǒng)集成在一個(gè)單片上，是一種特殊的嵌入式系統(tǒng) ：首先它是片上系統(tǒng)（ SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。根據(jù) IP 核描述的所在集成電路的設(shè)計(jì)層 xx 大學(xué)學(xué)士學(xué)位論文 2 次，或者說根據(jù)核優(yōu)化的程度， IP 可分為硬 IP、軟 IP 和固核 IP。FPGA 是一類高集成度的可編程邏輯器件，起源于美國的 Xilinx 公司，該公司于 1985 年推出了世界上第一塊 FPGA 芯片。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路 （ ASIC） 芯片，而且希望 ASIC 的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的 ASIC 芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件 （ FPLD） ，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列 （ FPGA） 和復(fù)雜可編程邏輯器件 （ CPLD） 。 可編程片上系統(tǒng) 當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。 各式各樣的 數(shù)碼產(chǎn)品 ， 它們 不 僅 體 積 小巧，而且功能強(qiáng)大， 這些產(chǎn)品在我們的生活中扮演著重要的角色，因?yàn)?它們 豐富并改善 著 我們的生活。s very important to apply the advanced NIOS softcore into electronic circuit design, which can help us to understand and master this kind of technology. Keywords SOPC（ System on a Programmable Chip） 。 運(yùn)用 SOPC 設(shè)計(jì)理念來設(shè)計(jì)數(shù)碼產(chǎn)品，能在較短的時(shí)間內(nèi)完成開發(fā)過程，還能滿足技術(shù)不斷更新?lián)Q代的需要。 再結(jié)合 Quartus II中集成的 EDA 工具，將其下載到 FPGA 芯片中，獲得恰好滿足需求的定制 系統(tǒng)。它們 極大的豐富了 我們的日常生活。 SOPC（ System on a programmable Chip,片 上可編程系統(tǒng) ） 是 Altera 公司提出的一種靈活、高效的 SOC 解決方案 ,它將處理器、存儲(chǔ)器、 I/O 口、 LVDS、CDR 等系統(tǒng)設(shè)計(jì)所需要的模塊集