【正文】 成到一個(gè) PLD 器件上，具有可裁剪、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可 編程等優(yōu)點(diǎn)。 軟件設(shè)計(jì)在 Nios II 的 IDE 環(huán)境中進(jìn)行， 用 C 語言編程實(shí)現(xiàn) SD 卡中存儲(chǔ)的MP3 和 TXT 文件的讀取，以及 LCD 顯示、 MP3 音樂的播放以及按鍵的控制。將當(dāng)前先進(jìn)的 Nios 軟核技術(shù)應(yīng)用于電子電路設(shè)計(jì)當(dāng)中去 ，對(duì)于了解和掌握這種工具有重要的意義。 Nios II 。 由于核心 器件 及一些知識(shí)產(chǎn)權(quán)的成本居高不下，一些電子產(chǎn)品的售價(jià)讓消費(fèi)者望而生畏。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。 現(xiàn)場(chǎng)可編程門陣列 （ FPGA） 是一種半導(dǎo)體器件，可以在制造完成后進(jìn)行編程。在這二十 多 年的發(fā)展過程中，F(xiàn)PGA 的硬件體系結(jié)構(gòu)和軟件開發(fā)工具都在不斷的完善，日趨成熟。硬 IP 所有的驗(yàn)證和仿真工作都已完成 ，用它可以直接產(chǎn)生硅片，系統(tǒng)設(shè)計(jì)者不能再對(duì)它進(jìn)行修改。 軟硬件協(xié)同 設(shè)計(jì) SOPC 的設(shè)計(jì)過程是一項(xiàng)非常復(fù)雜且極具挑戰(zhàn)性的工作，沒有一套有效的設(shè)計(jì)方法很難保證芯片的正確、高效。第二種方法是在超大規(guī)模的集成處理器核上使用軟件的方法實(shí)現(xiàn)設(shè)計(jì)功能。軟硬件協(xié)同設(shè)計(jì)強(qiáng)調(diào)在整個(gè)設(shè)計(jì)過程中，以最優(yōu)化設(shè)計(jì)為目標(biāo)，可 以調(diào)整軟 /硬件之間的界限。目前嵌入式系統(tǒng)已經(jīng)滲透到我們生活中的每個(gè) 角落 ，工業(yè) 、服務(wù) 業(yè)、消費(fèi)電子 等領(lǐng)域 ?? ，而恰恰由于這種范圍的擴(kuò)大，使得 “ 嵌入式系統(tǒng) ” 更加難于明確定義。 在這個(gè)定義上，可從 以下 幾方面來理解嵌入式系統(tǒng)： 1. 嵌入式系統(tǒng)是面向用戶、面向產(chǎn)品、面向應(yīng)用的，它必須與具體應(yīng)用相結(jié)合才會(huì)具有生命力、才更具有優(yōu)勢(shì)。例如 Palm 之所以在 PDA 領(lǐng)域占有 70％以上的市 場(chǎng)，就是因?yàn)槠淞⒆阌趥€(gè)人電子消費(fèi)品，著重發(fā)展圖形界面和多任務(wù)管理；而風(fēng)河的Vxworks 之所以在火星車上得以應(yīng)用，則是因?yàn)槠涓邔?shí)時(shí)性和高可靠性。 一般而言，嵌入式系 統(tǒng)的構(gòu)架可以分成四個(gè)部分：處理器、存儲(chǔ)器、輸入輸出（ I/O）和軟件（由于多數(shù)嵌入式設(shè)備的應(yīng)用軟件和操作系統(tǒng)都是緊密結(jié)合的，在這里我們對(duì)其不加區(qū)分，這也是嵌入式系統(tǒng)和 Windows 系統(tǒng)的最大區(qū)別）。用戶不需要再像傳統(tǒng)的系統(tǒng)設(shè)計(jì)一樣，繪制龐大復(fù)雜的電路板， 一點(diǎn)點(diǎn)的連接焊制，只需要使用精確的語言，綜合時(shí)序設(shè)計(jì)直接在器件庫(kù)中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過仿真之后就可以直接交付芯片廠商進(jìn)行生產(chǎn)。它是在 1991 年由位于德國(guó)埃爾朗根的研究組織 FraunhoferGesellschaft 的一組工程師發(fā)明和標(biāo)準(zhǔn)化的。正是因?yàn)?MP3 體積小，音質(zhì)高的特點(diǎn)使得 MP3 格式幾乎成為網(wǎng)上音樂的代名詞。 MP3 音頻可以按照不同的位速進(jìn)行壓縮，提供了在數(shù)據(jù)大小和聲音質(zhì)量之間進(jìn)行權(quán)衡的一個(gè)范圍 。主要EDA 廠家 （ Candence， ALTERA） 目前已 經(jīng)推出部分支持軟硬件協(xié)同設(shè)計(jì)的工具，并將軟硬件協(xié)同設(shè)計(jì)作 為下一代的系統(tǒng)級(jí) EDA 工具的關(guān)鍵技 術(shù)。 有關(guān)協(xié)同仿真的研究項(xiàng)目中， Berkeley 大學(xué)的 Ptolemy 是最有影響的。 早期的軟硬件協(xié)同設(shè)計(jì)工具僅僅支持協(xié)同驗(yàn)證，大多數(shù)工具都只有在體系結(jié)構(gòu)層設(shè)計(jì)基本完成后才能仿真硬件和軟件模塊的相互作用。研究研發(fā)功能強(qiáng)大的軟硬件協(xié)同設(shè)計(jì)平臺(tái)，是這一技術(shù)逐漸走向成熟的標(biāo)志，而基于 FPGA 實(shí)現(xiàn)的 Sopc 技術(shù)，比 基于ASIC 實(shí)現(xiàn)的 SoC 技術(shù)提供了一種更靈活而成本低廉的系統(tǒng)級(jí)芯片設(shè)計(jì)方式。在不久的將來，隨著軟硬件協(xié)同設(shè)計(jì)技術(shù)研究的深入，支持 FPGA 設(shè)計(jì)實(shí)現(xiàn)的功能強(qiáng)大的軟硬件協(xié)同設(shè)計(jì)平臺(tái)將會(huì)出現(xiàn)，并加速推進(jìn)嵌 入式系統(tǒng)的設(shè)計(jì)研發(fā)進(jìn)程。 在研究的基礎(chǔ)上提出了基于 Nios II（ SOPC） 的軟硬件協(xié)同設(shè)計(jì)、軟硬件協(xié)同劃分的方法和基于 Nios II 的軟硬件協(xié)同的開發(fā)流程。而對(duì)基于EEPROM 工藝的 CPLD 來說，則不存在這樣的問題， 在數(shù)據(jù)下載芯片后，掉電后也不會(huì)丟失，唯一的缺點(diǎn)是 CPLD 芯片數(shù)據(jù)擦寫次數(shù)往往有限，對(duì)產(chǎn)品開發(fā)階段的技術(shù)設(shè)計(jì)人員要求較高。 4. FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 現(xiàn)在 PLD 中已經(jīng)廣泛嵌入 RAM/ROM， FIFO 等存儲(chǔ)模塊，有的 PLD 里還內(nèi)嵌了 DSP 模塊，如 Xilinx 的 VertexII 器件系列中就嵌入了 DSP，將來的 PLD還要嵌入多種功能模塊，可以實(shí)現(xiàn)各種復(fù)雜的操作和運(yùn)算。這就允許多個(gè)設(shè)計(jì)者同時(shí)設(shè)計(jì)一個(gè)系統(tǒng)中的不同模塊，且底層的設(shè)計(jì)可以用其上一層的行為級(jí)設(shè)計(jì)進(jìn)行仿真驗(yàn)證。這樣逐層、逐個(gè)地進(jìn)行定義、設(shè)計(jì)、編程和測(cè)試，直到所有層次上的問題均由實(shí)用程序來解決，就能設(shè)計(jì)出具有層次結(jié)構(gòu)的程序 。接著進(jìn)行結(jié)構(gòu)設(shè)計(jì)，根據(jù)芯片的特點(diǎn)，將其分解為接口清晰，相互關(guān)系明確，盡可能簡(jiǎn)單的子系統(tǒng)，得到一總體結(jié)構(gòu)。 在這一步中， 盡可能采用規(guī)則結(jié)構(gòu)來實(shí)現(xiàn)和利用已經(jīng)過 考驗(yàn)的邏輯單元或模塊。自頂向下的設(shè)計(jì)從系統(tǒng)級(jí)開始，將整個(gè)數(shù)字系統(tǒng)劃分為幾個(gè)較小模塊，然后這些模塊又分別細(xì)分為更小的模塊，直到可以用基本元件來實(shí)現(xiàn)為止。 在正向設(shè)計(jì)時(shí)，也往往有把“自頂向下”和“自底向上”兩者結(jié)合起來完成一個(gè)芯片設(shè)計(jì)的。 SOPC 設(shè)計(jì)有 3 個(gè)大的研究領(lǐng)域 ： IP 核生成與復(fù)用技術(shù)、 軟硬件協(xié)同設(shè)計(jì)技術(shù) （ Hardware software CoDesign） ， 超深亞微米 （ Very Deep SubMicron） 集成電路設(shè)計(jì)技術(shù)。軟硬件協(xié)同設(shè)計(jì)的目標(biāo)是在設(shè)計(jì)過程中把軟件、硬件結(jié)合起來，作為一個(gè)系統(tǒng)綜合考慮，實(shí)現(xiàn)整個(gè)系統(tǒng)設(shè)計(jì)的最優(yōu)化，以及設(shè)計(jì)工作的自動(dòng)化。 Sopc 中的部件大多都由軟件和硬件兩種基本的實(shí)現(xiàn)方式。軟件綜合又稱為代碼生成（ Code Generation），硬件綜合通常分為高層次綜合和邏輯綜合兩種層次。 軟 硬 件混合實(shí)現(xiàn) 硬件實(shí)現(xiàn) 軟件實(shí)現(xiàn) 約束 系統(tǒng)成本 系統(tǒng)性能 xx 大學(xué)學(xué)士學(xué)位論文 11 第 3章 MP3 播放器 硬件系統(tǒng)設(shè)計(jì)方案 MP3 原理 MP3 是 MPEG 標(biāo)準(zhǔn)中的音頻標(biāo)準(zhǔn)中的一部分。同時(shí)，為了適應(yīng)多通道語音通信的需要，新標(biāo)準(zhǔn)又提出了多語言通信的壓縮算法，并且可以提供一個(gè)額外的 LFE 通道（ low frequency enhancement channel），該標(biāo)準(zhǔn)后來被名為 ISO138183 標(biāo)準(zhǔn)。即使使用二十四分之一的壓縮因子，仍然比單純降低采樣率的音質(zhì)要好。 MP3 使用了非常經(jīng)典的 Huffman 算法， Huffman 算法產(chǎn)生一個(gè)可變碼長(zhǎng)的位流，并且可以根據(jù)一個(gè)相應(yīng)的表格解決碼流不等長(zhǎng)的問題，而且解碼速度非?？?，同時(shí)壓縮比也較高，平均可節(jié)省 20%的空間， MP3 一個(gè)顯著的缺點(diǎn)就是延遲時(shí)間長(zhǎng)，它的最小理論延時(shí)是 59ms，而實(shí)際上的值要比這要大許多，而且同系統(tǒng)的實(shí)現(xiàn)方法有關(guān)，很難給出一個(gè)精確的值。 根據(jù)功能需要?jiǎng)澐窒到y(tǒng)模塊，對(duì)需求進(jìn)行分析如下： ，需要一個(gè)開發(fā)板與 PC交互的接口。 ：存放 MP3歌曲和 MP3解碼程序。 其中硬件部分如處理器用 Altera公司的 Nios II軟核來實(shí)現(xiàn)， MP3音樂文件存儲(chǔ)于外部 的 SD卡中 ， DE2開發(fā)板上有 4個(gè)為用戶預(yù)留的按鈕可以用來輸入， 作為MP3播放器的功能鍵， 輸出可以使用開發(fā)板上的輸出口來接音頻設(shè)備，用戶與開發(fā)板的交互可以使用開發(fā)板上 RS232串行口和 JTAG口。 ：購(gòu)買硬件解碼設(shè)備將會(huì)增加本播放器的成本。 MP3 解碼硬件電路方案設(shè)計(jì)及實(shí)現(xiàn) 電路中的解碼芯片選擇的是 ST（意法半導(dǎo)體）公司的一款集成度較高、靈活性較強(qiáng)的解碼芯片 STA013。 其中 GPIO_11 和 GPIO_12 分別與 STA013 中的 SDA、 SCL 相連，實(shí)現(xiàn)與 STA013 的 I2C 通訊； GPIO_13 口和 GPIO_14 口分別與 STA013 的 SDI、 SCKR 連接，用來實(shí)現(xiàn)主 xx 大學(xué)學(xué)士學(xué)位論文 13 機(jī)與從機(jī) STA013 的 SPI 協(xié)議通訊，傳輸 MP3 數(shù)據(jù)； GPIO_15 和 GPIO_16 分別與 STA013 的 RESET 、 DATA_REQ 引腳相連。 D/A 轉(zhuǎn)換芯片采用的是 24bit 串行數(shù)模轉(zhuǎn)換芯片 CS4331，它支持的采樣頻率從 2KHz～ 100KHz 可變，能輸出“錄音線等級(jí)” （ linelevel） 的高品質(zhì)音頻信號(hào)。 （ 2） 傳送 MP3 數(shù)據(jù)：傳送 MP3 數(shù)據(jù)的基本思想就是在 STA013 需要數(shù)據(jù)的時(shí)候給它傳送，使用者不需要關(guān)心 MP3 的比特率問題， STA013 會(huì) xx 大學(xué)學(xué)士學(xué)位論文 14 測(cè)定 MP3 的 比特率，然后決定以合理的速度接受傳過來的數(shù)據(jù) ，同時(shí)給出繼續(xù)需要數(shù)據(jù)的信號(hào)。 （ 3） 解碼：該過程由 STA013 的 DSP 核來進(jìn)行，它先通過 MP3 頭 文件 來識(shí)別歌曲的一些解碼參數(shù) 從而自動(dòng)適應(yīng)不同的 MP3 歌曲的解碼，如通過識(shí)別 信號(hào)的采樣頻率來自動(dòng)調(diào)整其輸出的時(shí)鐘頻率。解碼芯片STA013 的功能框圖如圖 32 所示 。 I2C 總線的運(yùn)行（數(shù)據(jù)傳輸）由主機(jī)控制。主機(jī)和從機(jī)的數(shù)據(jù)傳送，可以由主機(jī)發(fā)送數(shù)據(jù)到從機(jī)，也可以是從機(jī)發(fā)到主機(jī)。為了保證數(shù)據(jù)可靠地傳送，任一時(shí)刻總線只能有由某一臺(tái)主機(jī)控制一個(gè)微處理器應(yīng)該在總線空閑時(shí)發(fā)啟動(dòng)數(shù)據(jù)，為了妥善解決多 臺(tái)微處理器同時(shí)發(fā)啟數(shù)據(jù)傳送（總線控制權(quán)）的沖突，并決定由哪一臺(tái)微處理器控制總線。 本設(shè)計(jì)中用到的 是快速模式最快可達(dá) 400kbit/s，完全可以達(dá)到 STA013 對(duì) MP3 數(shù)據(jù)傳輸?shù)囊蟆?I2C 數(shù)據(jù)總線傳送時(shí)序如圖 33 所示 。在傳輸?shù)倪^程中，當(dāng)用到主控接收器的情況下，主控接收器必須發(fā)出一數(shù)據(jù)結(jié)束信號(hào)給被控發(fā)送器，被控發(fā)送器必須釋放數(shù)據(jù)線，以允許 主控器產(chǎn)生停止條件。 2． 寫字節(jié) :得到確認(rèn)信息：此時(shí) SCL 為低， FPGA 傳出 8 位數(shù)據(jù)，當(dāng)?shù)?9個(gè)時(shí)鐘到來的時(shí)候 ， FPGA 收到一個(gè)來自 STA013 的確認(rèn)信息。 開始和 停止條件都由主控器產(chǎn)生。 SD 卡的結(jié)構(gòu)能保證數(shù)字文件傳送的安全性，也很容易重新格式化，所以有著廣泛的應(yīng)用領(lǐng)域， 它被廣泛地于便攜式裝置上使用， 例如數(shù)碼相機(jī)、個(gè)人數(shù)碼助理 （ PDA） 和多媒體播放器等。 由于 SD卡具有 有容量大、體積小、高性能、讀 /寫速度快以及可與多種計(jì)算機(jī)操作系統(tǒng)平臺(tái)兼容等優(yōu)點(diǎn)，并且在 DE2開發(fā)板上自帶了 SD卡接口，所以在本設(shè)計(jì)中，采用 Kingston公司的 1GB的 SD卡來存儲(chǔ)數(shù)據(jù)文件和 MP3文件，并且采用的是 SD卡的 SPI 總線協(xié)議。 SPI是一種高速的、全雙工、 同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)為 PCB在布局節(jié)省空間上 提供方便 ，正是出于這種簡(jiǎn)單易用的特性，現(xiàn)在越來越多的芯片集成了這種通信協(xié)議 。 表 22 SD 卡 SPI 模式下引腳功能 引腳名稱 功能和作用 SDO 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 SDI 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 SCLK 時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生 CS 設(shè)備使能信號(hào)，由主設(shè)備控制 CS 為片選信號(hào)，剩下的 3根線負(fù)責(zé)通訊。完成一位數(shù)據(jù)傳輸，輸入也使用同樣 的 原理。這樣的傳輸方式有一個(gè)優(yōu)點(diǎn)，與普通的串 行通訊不同，普通的串行通訊一次連續(xù)傳送至少 8位數(shù)據(jù)，而 xx 大學(xué)學(xué)士學(xué)位論文 18 SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因?yàn)?SCK時(shí)鐘線由主控設(shè)備控制，當(dāng)沒有時(shí)鐘跳變時(shí)，從設(shè)備不采集或傳送數(shù)據(jù)。 SPI接口的缺點(diǎn)：沒有指定的流控制，沒有應(yīng)答機(jī)制確認(rèn)是否接收到數(shù)據(jù)，數(shù)據(jù)傳 輸速度較慢，最高只能達(dá)到： 4M比特每秒。 ? FAT 表記錄 SD 存儲(chǔ)卡以簇為單位進(jìn)行記錄的存儲(chǔ)空間的信息 ， 簇的大小根據(jù)實(shí)際系統(tǒng)的電子盤特性設(shè)定 。 下面結(jié)合所使用的 SD卡 來 介紹文件系統(tǒng)原理。 FAT16文件系統(tǒng)最多支持 4個(gè)分區(qū)項(xiàng)，對(duì)應(yīng)于 4個(gè)分區(qū)表。 表 24 磁盤分區(qū)表 偏移量 字段長(zhǎng)度 值 字段名和值定義 0x01BE BYTE 0x80 引導(dǎo)指示符， 0x80 表示該分區(qū)為活動(dòng)分區(qū) 0x01BF BYTE 0x01 開始磁頭 xx 大學(xué)學(xué)士學(xué)位論文 19 0x01C0 6 位 0x01 開始扇區(qū) ， 只用 了 低 6 位，高兩位被開始柱面字段使用 0x01C1 10 位 0x00 開始柱面 0x01C2 BYTE 0x04 系統(tǒng) ID 定義了分區(qū)類型， 0x04 表示為 FAT16 0x01C3 BYTE 0x07 結(jié)束磁頭 0x01C4 6 位 0xE0 結(jié)束扇區(qū)，只用 了 低 6 位，高兩位被結(jié)束柱面字段使用 0x01C5 10 位 0xD2 結(jié)束柱面 0x01C6 DWORD 0x00000020 相對(duì)扇區(qū)數(shù)，從該磁盤的開始到該分區(qū)的開始位移量 0x01CA DWORD 0x0003D2E0 總扇區(qū)數(shù)，該分區(qū)中的扇區(qū)總數(shù) SD卡的引導(dǎo)扇區(qū) DBR位于文件系統(tǒng)開頭，占用 1扇區(qū)，在這 512字節(jié)中，其實(shí)又是由跳轉(zhuǎn)指令（ 0x00～ 0x02）、廠商標(biāo)志和操作系統(tǒng)版本號(hào)（ 0x03～x0A）、 BPB（ BIOS Parameter Block）（ 0x0B～ 0x23）、擴(kuò)展 BPB（