【正文】 P3 播放器方案。該環(huán)境支持軟硬件協(xié)同設計流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細粒度的程序設計語言 C，同時也支持硬件描述語言 Verilog 和 VHDL，這些描述可進行仿真和性能分析，以支持系統(tǒng)綜合的決策。 是當今較流行的一種數(shù)字音頻編碼和有損壓縮格式，它設計用來大幅度地降低音頻數(shù)據(jù)量， 而對于大多數(shù)用戶來說重放的音質(zhì)與最初的不壓縮音頻相比沒有明顯的下降。 不過上述定義并不能充分體現(xiàn)出嵌入式系統(tǒng)的精髓，目前國內(nèi)一個普遍被認同的定義是：以應用為中心、以計算機技術為基礎、軟件硬件可裁剪、適應 xx 大學學士學位論文 3 應用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴格要求的專用計算機系統(tǒng)。 SOPC（ System On a Programmable Chip） 是 Altera 公司于 2020 年提出的一種靈活高效的 SOC 解決方案， SOPC 利用可編程邏輯技術把整個電子系統(tǒng)集成在一個單片上，是一種特殊的嵌入式系統(tǒng) ：首先它是片上系統(tǒng)（ SOC），即由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。 可編程片上系統(tǒng) 當今社會是數(shù)字化的社會，是數(shù)字集成電路廣泛應用的社會。 再結合 Quartus II中集成的 EDA 工具，將其下載到 FPGA 芯片中，獲得恰好滿足需求的定制 系統(tǒng)。將當前先進的 Nios 軟核技術應用于電子電路設計當中去 ，對于了解和掌握這種工具有重要的意義。 現(xiàn)場可編程門陣列 （ FPGA） 是一種半導體器件，可以在制造完成后進行編程。第二種方法是在超大規(guī)模的集成處理器核上使用軟件的方法實現(xiàn)設計功能。例如 Palm 之所以在 PDA 領域占有 70％以上的市 場，就是因為其立足于個人電子消費品，著重發(fā)展圖形界面和多任務管理；而風河的Vxworks 之所以在火星車上得以應用，則是因為其高實時性和高可靠性。正是因為 MP3 體積小，音質(zhì)高的特點使得 MP3 格式幾乎成為網(wǎng)上音樂的代名詞。 早期的軟硬件協(xié)同設計工具僅僅支持協(xié)同驗證，大多數(shù)工具都只有在體系結構層設計基本完成后才能仿真硬件和軟件模塊的相互作用。而對基于EEPROM 工藝的 CPLD 來說，則不存在這樣的問題， 在數(shù)據(jù)下載芯片后，掉電后也不會丟失，唯一的缺點是 CPLD 芯片數(shù)據(jù)擦寫次數(shù)往往有限，對產(chǎn)品開發(fā)階段的技術設計人員要求較高。這樣逐層、逐個地進行定義、設計、編程和測試，直到所有層次上的問題均由實用程序來解決，就能設計出具有層次結構的程序 。 在正向設計時，也往往有把“自頂向下”和“自底向上”兩者結合起來完成一個芯片設計的。軟件綜合又稱為代碼生成（ Code Generation），硬件綜合通常分為高層次綜合和邏輯綜合兩種層次。 MP3 使用了非常經(jīng)典的 Huffman 算法， Huffman 算法產(chǎn)生一個可變碼長的位流，并且可以根據(jù)一個相應的表格解決碼流不等長的問題，而且解碼速度非?？?，同時壓縮比也較高，平均可節(jié)省 20%的空間， MP3 一個顯著的缺點就是延遲時間長，它的最小理論延時是 59ms，而實際上的值要比這要大許多，而且同系統(tǒng)的實現(xiàn)方法有關，很難給出一個精確的值。 ：購買硬件解碼設備將會增加本播放器的成本。 （ 2） 傳送 MP3 數(shù)據(jù)：傳送 MP3 數(shù)據(jù)的基本思想就是在 STA013 需要數(shù)據(jù)的時候給它傳送，使用者不需要關心 MP3 的比特率問題， STA013 會 xx 大學學士學位論文 14 測定 MP3 的 比特率，然后決定以合理的速度接受傳過來的數(shù)據(jù) ，同時給出繼續(xù)需要數(shù)據(jù)的信號。主機和從機的數(shù)據(jù)傳送，可以由主機發(fā)送數(shù)據(jù)到從機，也可以是從機發(fā)到主機。在傳輸?shù)倪^程中，當用到主控接收器的情況下，主控接收器必須發(fā)出一數(shù)據(jù)結束信號給被控發(fā)送器，被控發(fā)送器必須釋放數(shù)據(jù)線，以允許 主控器產(chǎn)生停止條件。 由于 SD卡具有 有容量大、體積小、高性能、讀 /寫速度快以及可與多種計算機操作系統(tǒng)平臺兼容等優(yōu)點，并且在 DE2開發(fā)板上自帶了 SD卡接口，所以在本設計中，采用 Kingston公司的 1GB的 SD卡來存儲數(shù)據(jù)文件和 MP3文件，并且采用的是 SD卡的 SPI 總線協(xié)議。這樣的傳輸方式有一個優(yōu)點，與普通的串 行通訊不同，普通的串行通訊一次連續(xù)傳送至少 8位數(shù)據(jù)，而 xx 大學學士學位論文 18 SPI允許數(shù)據(jù)一位一位的傳送，甚至允許暫停，因為 SCK時鐘線由主控設備控制，當沒有時鐘跳變時，從設備不采集或傳送數(shù)據(jù)。 FAT16文件系統(tǒng)最多支持 4個分區(qū)項，對應于 4個分區(qū)表。 一個分區(qū)分成同等大小的簇，也就是連續(xù)空間的小塊。它包含有兩份文件分配表，是分區(qū)信息的映射表，指示簇是如何存儲的。 ? 用戶數(shù)據(jù)區(qū)用于存放用戶數(shù)據(jù)及子目錄 。這就是SCK時鐘線存在的原因，由 SCK提供時鐘脈沖， SDI、 SDO 則基于此脈沖完成數(shù)據(jù)傳輸。 SD 卡簡介及 FAT16 文件系統(tǒng)構成介紹 SD 卡（ Secure Digital Memory Card） 中文翻譯為安全數(shù)碼卡，是一種基于半導體快閃記憶器的新一代記憶設備 ， 不需要額外的電源來保持其上記憶的信息。輸出到 SDA線上的每個字節(jié)必須是 8 位，每次傳輸?shù)淖止?jié)不受限制，每個字節(jié)必須有一個應答為 ACK。 I2C 串行總線有兩根信號線：一根雙向的數(shù)據(jù)線 SDA；另一根是時鐘線 SCL。 STA013 通過 I2C 接口接收輸入數(shù)據(jù)，解碼后的信號可以是立體聲、單聲道或者雙聲道 的數(shù)字輸出，可以通過 PCM 輸出接口，直接送去 D/A 轉(zhuǎn)換芯片處理。 MP3解碼的解碼器。如果對于一段聲音不進行壓縮的話，那么每存儲一分鐘的立體聲 CD 音質(zhì)音樂必須用 10Mbit，這是一個十分大的開銷。典型的軟硬件協(xié)同設計流程如圖 23 所示。在很多情況下，這是需進行硬件仿真的，以最終確定邏輯設計的正確性。但如此大規(guī)模的電路設計是不可能由一個或幾個設計工程師來完成而不出錯。本文對軟硬件協(xié)同的相關技術進行了 研究， 并體現(xiàn)于設計中。 國外相關研究 ： CASTLE（ Code sign and Synthesis Tool Environment）由德國信息技術國家研究中心系統(tǒng)設計研究所開發(fā)。 MPEG Layer 3 MP3 全稱是 動態(tài)影像專家壓縮標準音頻層面 3（ Moving Picture Experts Group Audio Layer III）。 這主要 是從應用上加以定義的，從中可以看出嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機械等附屬裝置。固 IP 是指在結構和拓撲方面針對性能和面積通過版圖規(guī)劃，它們以綜合好的代碼或通用庫元件的網(wǎng)表形式存在，介于軟核和硬核之間。 傳統(tǒng)器件及設計中的諸多缺陷很難適應當前的需要，如何在短時間內(nèi)開發(fā)出滿足需求的產(chǎn)品，是當前亟待解決的難題。 硬件設計主要 利用 SOPC Builder，將處理器、存儲器和其它所需的外設 IP核 添加進去 ，生成一個完整的自己定制的 Nios II 軟核 系統(tǒng)。 關鍵詞 SOPC（片上可編程系統(tǒng)） ； Nios II； MP3； 軟硬件協(xié)同設計 ； xx 大學學士學位論文 II Nios II System Based on the Design of MP3 Players Abstract In recent years, digital electronic products renew very fast. From the original discrete ponents to the current integrated chips, these products showing us with much powerful functions while decreasing their sizes. They provides us a great help for daily life. Sopc(System on a programmable Chip)is a flexible and efficient SOC solution proposed by Altera Corporation. It put modules that are necessary like processor,memory,input/output interface,LVDS and CDR together into a PLD device. As a result, the system can be cut、 expand、 upgraded at our will, hardware and software are programmable insystem at the same time. This paper presents a Nios II processorbased MP3 Players, the system is based on Altera39。 FPGA 硬件功能不是預先確定好的，而是支持您對產(chǎn)品特性和 功能進行編程，以適應新標準，即使產(chǎn)品已經(jīng)在現(xiàn)場使用了，也可以針對某些應用重新配置硬件。專用的 IP 核通常有較好的性能，此外對系統(tǒng)的功耗能有很好的控制：而采用軟件的方法使得系統(tǒng)芯片有更大的靈活性，因為目前存在多種不兼容的通信和處理協(xié)議，使用軟件實現(xiàn)便于二次開發(fā)。 3. 嵌入式系統(tǒng)必須根據(jù)應用需求對軟硬件進行裁剪，滿足應用系統(tǒng)的功能、可靠性、成本、體積等要求。每分鐘音樂的 MP3格式只有 1MB 左右大小，這樣每首歌的大小只有 3～ 4 兆字節(jié)。目前的發(fā)展趨勢是采用 SBE（ Simulation Based Design） 的思想，用仿真技術支持劃分和協(xié)同調(diào)試、分析，以便加快設計進程。 FPGA 的特點有： 1. 采用 FPGA 設計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合 適 的芯片。 按 照 自頂向下的方法設計時 ， 設計師首先 要 對所設計的系統(tǒng)有一個全面的理解 。 對于逆向設計，無論是“自頂向下”或是“自底向上”，開始版圖解剖，電路圖提取和功能分析這幾步都是必需的，在這以后才分成不同的處理。目前，硬件的邏輯綜合已經(jīng)發(fā)展的比較成熟，但是軟件綜合以及硬件的高層次綜合都還沒有進入實用階段。對于一些特定的應用，比如全雙工語音通信，這么長的延時將影響通話效果。 軟件實現(xiàn) MP3解碼 ， 可以保證芯片對 MP3流解碼的靈活性，對于軟件解碼過程中如果有錯誤的地方，很容易對軟件進行改正。在傳送數(shù)據(jù)的過程中，當 STA013 的緩沖區(qū)將要滿的時候， STA013 停止給出繼續(xù)需要數(shù)據(jù)的信號，對于易于變化的 MP3 比特流， STA013 可以自動處理。凡是發(fā)送數(shù)據(jù)到總線的設備稱為發(fā)送器，從總線上接收數(shù)據(jù)的設備被稱為接受器。合法的數(shù)據(jù)傳輸格式如 圖 34。 1. SD 卡的 SPI 總線接口規(guī)范 SD卡有兩種總線訪問方式： SPI 總線和 SD總線。也就是說，主設備通過對SCK時鐘線的控制可以完成對通訊的控制。在 DPT部分共 64字節(jié)中，以 16字節(jié)為分區(qū)表項單位描述一個分區(qū)的屬性。簇的大小隨著 FAT文件系統(tǒng)的類型以及分區(qū)大小而不同，典型簇 的 大小介于 2KB到 32KB之間。 ? FAT區(qū)域。 ? 根目錄區(qū)記錄文件名和目錄名 。通訊是通過數(shù)據(jù)交換完成的，這里先要知道 SPI 是串行通訊協(xié)議，也就是說數(shù)據(jù)是一位一位的傳輸?shù)?。使用硬件接口可以很容易?檢測開始和停止條件，沒有這種接口的微機必須以每時鐘周期至少兩次對 SDA 取樣以使檢測這種變化。 另外 SDA 線上的 數(shù)據(jù)在時鐘 “ 高 ” 期間必須是穩(wěn)定的，只有當 SCL 線上的時鐘信號為低時，數(shù)據(jù)線上的 “ 高 ” 或 “ 低 ” 狀態(tài)才可以改變。 圖 32 STA013 功能框圖 I2C 總線協(xié)議及應用 I2C（ Inter－ Integrated Circuit） 總線是一種由 PHILIPS 公司開發(fā)的兩線 xx 大學學士學位論文 15 式串行總線，用于連接微控制器及其外圍設備。 MP3 解碼電路通過 DE2 的40 腳擴展端口 GPIO_1 與 FPGA 相連。 ： 用來運行解碼程序等。 MP3 標準用盡 可能低的碼流位率實現(xiàn) CD 音質(zhì)的聲音而不會產(chǎn)生數(shù)據(jù)損失。自 20 世紀 90 年代初興起以來，一直是一個非?；钴S的研究領域，受到包括產(chǎn)品設計者和工具開發(fā)者在內(nèi)的多方重視。接著進行電路設計，邏輯圖將進一步轉(zhuǎn)換成電路 圖。 Sopc 設計技術 現(xiàn)代集成電路制造工藝的改進，使得在一個芯片上集成幾十萬甚至上百萬個邏輯門成為可能。 論文研究內(nèi)容 本文研究的主要內(nèi)容是基于 Nios II 的 MP3 播放器的設計與實現(xiàn)。嵌入式產(chǎn)品開發(fā)中已經(jīng)有許多軟硬件協(xié)同設計技術的成功應用實例。由于絕大部分系統(tǒng)構件都是在系統(tǒng)內(nèi)部，整個系統(tǒng)就特別簡潔，不僅減小了系統(tǒng)的體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設計生產(chǎn)效率。 根據(jù) IEEE（國際電機工程師協(xié)會）的定義，嵌入式系統(tǒng)是 “控制、監(jiān)視或者輔助裝置、機器和設備運行的裝置 ”（原文為 devices used to control, monitor, or assist the operation of equip