【正文】 5mA，初始化 中斷 顯示刷新 中 斷返回 A/D 轉(zhuǎn)換 是否按鍵？ D/A 輸出 開始 負(fù)載 YES NO 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 14 頁 共 36頁 輸出電流可在 20mA~20xxmA 范圍內(nèi)任意設(shè)定，因而可實(shí)際應(yīng)用于需要高穩(wěn)定度小功率恒流源等領(lǐng)域。程序流程圖如圖 7 所示。通過對電阻 R9兩端的電壓值進(jìn)行采樣，經(jīng)過運(yùn)算放大器送入 A/D 轉(zhuǎn)換器 ADC0809 進(jìn)行轉(zhuǎn)換。 確 定 設(shè) 置 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 11 頁 共 36頁 因?yàn)檩敵鲭娏鞣秶?0— 20xxmA，由于取樣電阻為 2歐姆 ，則其電壓降為 0— 4000mV，即 U1 電壓范圍為 11V— 。 START 上升沿將逐次逼近寄存器復(fù)位。該芯片 8 位數(shù)據(jù)采用并行輸入，所以直接接至單片機(jī)的 P2 口。本電路中晶振頻率采用 12MHz，則單片機(jī)的機(jī)器周期就為 1181。 （ 4） 鍵盤電路：在進(jìn)行電流設(shè)定值的調(diào)整中僅需要 6 個(gè)按鍵，所以采用獨(dú)立式按鍵的鍵盤接口，即可滿足電路的設(shè)計(jì)要求。改進(jìn)了軟件的 Logic Lock 模塊設(shè)計(jì)功能，增添 了 Fast Fit 編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設(shè)計(jì)、嵌入式軟件開發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開發(fā)平臺。在設(shè)計(jì)過程中 , 設(shè)計(jì)人員可以建立各種可再次利用的模塊 , 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級電路開始一步地進(jìn)行設(shè)計(jì) , 而是一些模塊的累加。 (3) VHDL 語言具有很強(qiáng)的移植能力 。此外 ,VHDL 語言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn) , 這是其他硬件描述語言所不能比擬的。除了含有許多具有硬 件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 FPGA 的基本特點(diǎn)主要有： (1)采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。嵌入式塊 RAM 可以配置為單端口 RAM、雙端口 RAM、偽雙端口 RAM、 CAM、 FIFO 等存儲結(jié)構(gòu)。 每個(gè)單元簡介如下： （ 1）可編程輸入 /輸出單元（ I/O 單元）。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路（ Application Special Integrated Circuit, ASIC） 芯片，而且希望 ASIC 的設(shè)計(jì)周期盡可能短，最好是在 實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的 ASIC 芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件（ Field Programmable Logic Device, FPLD） ,其中應(yīng)用最廣泛的當(dāng)屬 CPLD 和 FPGA[1]。若波形存儲器中存放的是正弦波幅度量化數(shù)據(jù)，那么 D/A 轉(zhuǎn)換器的輸出是近似正弦波的階梯波，還需要后級的低通平滑濾波 器進(jìn)一步抑制不必要的雜波就可以得到頻譜比較純凈的正弦波信號。 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 2 頁 共 36 頁 圖 DDS 基本結(jié)構(gòu)框圖 其中， f c 為參考時(shí)鐘頻率， K 為頻率控制字， N為相位累加器位數(shù)， A為 波形存儲器地址位數(shù)， D為波形存儲器的數(shù)據(jù)位字長和 D/A 轉(zhuǎn)換器位數(shù)。 對基本要求能完成軟件調(diào)試，測試結(jié)果符合要求。 但是和國外的研究成果比較有很大的落差。信號源有很多種分類 ，其中一 ， 可分為混和信號源和邏輯信號源兩種。在通信系統(tǒng)的科研實(shí)驗(yàn)中， 經(jīng) 常需要用到不同頻率和幅度的信號， 例如 正弦波、三角波、鋸齒波、反鋸齒波、梯形波、方波、階梯波等等 。 6 仿真結(jié)果數(shù)據(jù)分析 ............................................ 錯(cuò)誤 !未定義書簽。 數(shù)碼管顯示簡介 ....................................... 錯(cuò)誤 !未定義書簽。 單片機(jī)模塊 .............................................. 錯(cuò)誤 !未定義書簽。 FPGA； VHDL。 盡我所知，另 文中已經(jīng)注明引用的內(nèi)容外，論文由本人獨(dú)立完成。 關(guān)鍵詞 ： 多種波形發(fā)生器； FPGA； VHDL。 按鍵控制模塊 ............................................. 錯(cuò)誤 !未定義書簽。 DAC0832 及其外圍電路 ................................. 錯(cuò)誤 !未定義書簽。 5 軟件部分 .................................................... 錯(cuò)誤 !未定義書簽。本設(shè)計(jì)將采用基于 VHDL 的 EDA 設(shè)計(jì)來實(shí)現(xiàn)波形發(fā)生器的各種功能。 能夠 產(chǎn)生測試信號的儀器，統(tǒng)稱為信號源，它用于產(chǎn)生被測電路需 要 特定參數(shù)的電測試信號。 從目前發(fā)展?fàn)顩r來看，國外 的 發(fā)展更為 成熟。 輸出頻率范圍： 1kHz— 10MHz, 具有頻率設(shè)置功能，頻率步進(jìn)： 100Hz 輸出電壓幅度可調(diào)，在 50Ω 負(fù)載電阻上的電壓峰峰值大于 1V. 能用開關(guān)方便的選擇某一種波形的輸出。 DDS 不是對模擬信號進(jìn)行抽樣，而是一個(gè)假定抽樣過程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成，如何通過某種方法把已經(jīng)量化的數(shù)值重建原始信號的問題。相位累加器的輸出與波形存儲器的地址線相連，相當(dāng)于對波形存儲器進(jìn)行查表，這樣就可以把存儲在波形存儲器中的信號抽樣值（二進(jìn)制編碼值）查出。故改變頻率字（即相位增量），就可以改變相位累加器的溢出時(shí)間，在參考頻率不變的條件下就可以改變輸出信號的頻率。 早期的可編程邏輯器件都屬于低密度 PLD（ Programmable Logic Device），結(jié)構(gòu)簡單，設(shè)計(jì)靈活，但規(guī)模小，難以實(shí)現(xiàn)復(fù)雜的邏輯功能。一般來說，比較經(jīng)典的基本可編程單元的配置是一個(gè)寄存器加一個(gè)查找表，但不同廠商的寄存器和查找表的內(nèi)部結(jié)構(gòu)有一定的差異，而且寄存器和查找表的組合模式也不同。由廠商及芯片型號決定。 使用 FPGA 時(shí)， 可以根據(jù)不同的配置模式，采用不同的編程方式。 VHDL 簡介 VHDL 的全稱是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生 于 1982 年。歸納起來 ,VHDL 語言主要具有以下優(yōu)點(diǎn)： (1) VHDL 語言功能強(qiáng)大 , 設(shè)計(jì)方式多樣 。同時(shí)， VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。當(dāng)硬件 電路的設(shè)計(jì)描述完成以后 ,VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。 （ 3） A/D 轉(zhuǎn)換芯片 ADC0809： ADC0809 是采樣頻率為 8 位的、以逐次逼近原理進(jìn)行模 — 數(shù)轉(zhuǎn)換的器件。根據(jù)系統(tǒng)要求采用 D/A 轉(zhuǎn)換后接運(yùn)算放大 器構(gòu)成的功率放大，控制D/A 的輸入從而控制電流值的方法。電路連接如圖 2 所示。 ADC0809 芯片轉(zhuǎn)換時(shí)需用一個(gè) 500KHz 的時(shí)鐘信號，這個(gè)信號是由單片機(jī)的 ALE 端輸出的 2MHz 信號，經(jīng)過兩個(gè) D 觸發(fā)器進(jìn)行四分頻得到。 運(yùn)算放大器 LM324 和晶體管V V2組成電壓－電流轉(zhuǎn)換器， U1A、 U1B 和電阻 R1－ R8 利用 D/A 的輸出實(shí)現(xiàn)對電壓進(jìn)行數(shù)控。根據(jù)題目要求 20mA~20xxmA，可以算出系數(shù) K，根據(jù)公式得出 D/A 轉(zhuǎn)換器的輸入值，進(jìn)而得出準(zhǔn)確的輸出電流值。顯示電路如圖 6 所示。 在設(shè)計(jì)制作數(shù)控直流恒流源的過程中，我們深切體會到，理論與實(shí)踐相結(jié)合的重要性。 參考文獻(xiàn) ［ 1］王港元 .電工電子 實(shí)踐指導(dǎo) [M].江西科學(xué)技術(shù)出版社 ［ 2］陳明熒． 8051 單片機(jī)課程設(shè)計(jì)實(shí)訓(xùn)教程 [M]．清華大學(xué)出版社． ［ 3］趙健 .實(shí)用聲光及無線電遙控電路 300 例，中國電力出版社 ［ 4］彭介華 .電子技術(shù)課程設(shè)計(jì)指導(dǎo)，高教出版社 ［ 5］姚福安 .電子電路設(shè)計(jì)與實(shí)現(xiàn)，山東科學(xué)技術(shù)出版社 ［ 6］王毓銀．?dāng)?shù)字電路邏輯設(shè)計(jì) [M]．高等教育出版社． 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 15 頁 共 36頁 附錄一： 電路圖 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 16 頁 共 36頁 P0.732P0.633P0.534P0.435P0.336P0.237P0.138P0.039VCC40P2.021P2.122P2.223P2.324P2.425P2.526P2.627P2.728ALE/PROG30PSEN29EA/VPP31P1.01P1.12P1.23P1.34P1.45P1.5/MOSI6P1.6/MISO7P1.7/SCK8REST9P3.0/RXD10P3.1/TXD11P3.2/INT012P3.3/INT113P3.4/T014P3.5/T115P3.6/WR16P3.7/RD17XTAL218XTAL119GND20U1AT89S51C322uFR81KCRY12MHzC133PFC233PFRESETS7+5VR7200+5VS1S2S3S4GNDS5R410KS6+5VR110KR210KR310KR510KR610K+5VR1410KR1310KR1210KR1110KR1010KR910Kc1d2g10e4dp5b6a7f98LED1c1d2g10e4dp5b6a7f98LED2c1d2g10e4dp5b6a7f98LED3c1d2g10e4dp5b6a7f98LED4A1B2QA3QB4QC5QD6GND7CL K8CL R9QE10QF11QG12QH13V CC14U274LS164A1B2QA3QB4QC5QD6GND7CL K8CL R9QE10QF1