【正文】 她 的指導 不僅使我拓寬了 知識面，更使我在發(fā)現(xiàn)問題、分析問題、解決問題等各方面的能力都有一個明顯的提高。 軟件延時10ms消抖CPL 有鍵按下（=0）？有鍵按下（=0）？入口出口YYNN 圖 412 鍵盤程序流程圖 XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計 29 5 系統(tǒng)設計總結 本設計是利用 FPGA 和 MCU 相結合的方案來實現(xiàn)相位測量儀的設計，其中 MCU完成的是系統(tǒng)功能，而用 FPGA 來實現(xiàn)系統(tǒng)的指標。讀入哪一種數(shù)據(jù)由兩者之間的握手信號 fen 和 dsel 控制，其程序流程圖如圖 48 所示。 reg out。 else out_data=in_data。 else out=out+1。end else begin q=d。 2. 利用 D觸發(fā)器的特點進行信號的超前 /滯后檢測。 FPGA 的 Verilog HDL 程序設計 FPGA 主要完成對數(shù)據(jù)的采集，它可以準確的采集到兩個同頻正弦信號的相位差所對應的時間差以及信號的周期 。 該顯示電路由 8 個共陰極 7 段 LED 數(shù)碼管和 8 片串入 /并出的 74LS164 芯片組成。 P3 口 ： 10～ 17 腳為 ~ 輸入 /輸出引腳。作為通用 I/O 口時，需要外接上拉電阻，輸出數(shù)據(jù)可以得到鎖存，最為輸出口，每個引腳可以驅(qū)動 8個 TTL 負載。即可上電復位，又可 按鍵復位，一般 R1 選 470Ω ， R2選 ，C 選 22μ F[1]。 該模塊使用的單片機型號為 AT89C51，它是美國 Atmel 公司生產(chǎn)的 8位單 片機。 FPGA 與單片機的連接框圖如圖 32所示。這兩種電路都含有鎖相環(huán)（ PLL），時鐘鎖定電路為一個同步的 PLL， 可以減小器件內(nèi)的時鐘延遲和偏移。 XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計 14 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 1 J un 20 1 1 S he e t of F i l e : D : \ P R O T E L _9 9 _S E _C N \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :U I AL M 33 9L M 33 9R110 K ΩR910 K ΩR310 K ΩR410 0 ΩR510 K Ω123J4C O N 3A I N SGNDB I N SR651 0 ΩR710 0 ΩR251 0 ΩR810 K ΩU I BGNDGNDGNDGND+ 5V+ 5V+ 5V+ 5VB I NA I N 圖 31 由施密特觸發(fā)器構成的整形電路 由上圖分析計算有： VURRR RUU KPN 04 4 ????? （ 31） 則其閥值電壓 VUVU TT 0 4 7 ,0 4 7 ??? ?? 。由于有干擾信號，導致單門限電壓比較器在輸入信號過零點時會產(chǎn)生多次觸發(fā)翻轉(zhuǎn)的現(xiàn)象，這樣就會導致 FPGA 采集數(shù)據(jù)（計數(shù)）不準確，從而使單片機無法計算出正確的被測信號的頻率和相位差的數(shù)值。將數(shù)據(jù)采集交 FPGA 完成，可以準確的采集到兩個同頻正弦信號的相位差所對應的時間差以及信號的周期，從而提高了系統(tǒng)的可靠性。這不滿足 相位測量絕對誤差≤ 2176。而且在同一個單片機應用程序中實現(xiàn)頻率和相位差的測量，程序設計也相當復雜。這樣一來， FPGA 和 MCU 之間要有握手信號，因此設置兩個握手信號 DSEL、 FEN。 對頻率的測量采用測周期的方法，即在信號周期 T 時間內(nèi)，對時標信號進行計數(shù)。 因為第 1次測量時間差和周期的起始時刻有一定的隨機性，這是由于軟件啟動定時器 /計數(shù)器 0T 、 1T 的時刻是隨機的，因此定時器 /計數(shù)器 0T 、 1T 第 1次測得的時間差和周期是不準確的，所以舍棄不要 。 GATE TC/ 1M 0M GATE TC/ 1M 0M XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計 7 待 測 信 號 1整 形 電 路整 形 電 路二 分 頻= 1 M C U 5 1_ _ _ _ I N T 0 ( P 3 . 2 ) P 3 . 6_ _ _ _ I N T 1 ( P 3 . 3 )≥ 1﹠待 測 信 號 2圖 23 MCU 測量 時間差和周期的電路圖 需要說明的是，本系統(tǒng)要由軟件創(chuàng)建一個標志位 ，當輸入引腳 =0時， CPU 置位標志位 ，而當 =1 時， CPU 在讀取時間差數(shù)據(jù)后清零標志位 。 MCS51 系列 單 片機芯片內(nèi)部集成了兩個 16 位的硬件定時器 /計數(shù)器， 他們XX 大學本科生畢業(yè)設計 基于 FPGA 和 MCU 的相位測量儀的設計 6 是 0T 、 1T ，均是二進制加法計數(shù)器，當計數(shù)器計滿回零時能自動產(chǎn)生溢出中斷請求，表示定時時間已到或計數(shù)已終止。因此，人們在進行電子系統(tǒng)設計的時候，用MCU 實現(xiàn)系統(tǒng)功能， FPGA 完成 系統(tǒng)指標。相位測量儀有兩路輸入信號，也就是被測信號，它們是兩個同頻率的正弦信號，頻率范圍 為 20HZ— 20KHZ（正好是音頻范圍），而這兩個被測信號的幅度分別為Upp=1V— 5V（可以擴展到 — 5V），但兩者幅度不一定相等。 而且可以很好地完成 該設計所要求的各項指標。近年來，隨著計算機軟硬件及其外圍設備的日益發(fā)展，以數(shù)字信號處理為核心的軟件法測量技術在相位差的測量中得到了越來越多的關注，并取得了較快的發(fā)展。相位測量儀可應用于變壓器件生產(chǎn)廠，收錄機，電視機，整機生產(chǎn)廠或有關科研單位，作為產(chǎn)品驗收，檢驗，樣品分析的測試儀器，是提高產(chǎn)品質(zhì)量和工作效率的最佳輔助工具。 關鍵詞 : 數(shù)字式 相位測量儀 單片機 FPGA 設計方案 II Abstract Along with the social and historical progress, phase measurement technology is widely used in national defense, scientific research, production and other fields, on the phase measurement requirements are also gradually to high precision, high intelligent direction, in the range of low frequency digital phase measurement instrument, because of its high precision measurement resolution and highly intelligent, intuitive characteristics have been more and more widely applied. This text first discusses the phase measuring technology development in domestic and international, and according to the present situation designs the phase measuring system. The design includes system design theory analysis, system structure design and hardware realization, finally verified the feasibility and validity of the system. The bination of MCU and FPGA is adopted in the design .It has the features of FPGA high operating speed, abundant resources and convenient programming. And the use of MCU’s strong operation and control function, which makes the whole system modularized, the hardware circuit is simple and the operation is convenient. The paper mainly introduces the designs of the demonstration, hardware and software, the hardware circuits and main software program are given in detail. III Keywords: Digital phase measuring instrument MCU FPGA Design strategy IV 目 錄 摘 要 ................................................ I Abstract ............................................. II 1 緒 論 ............................................. 1 課題背景及研究意義 ........................................... 1 國內(nèi)外發(fā)展動態(tài) ............................................... 1 課題設計任務 ................................................. 3 2 設計方案論證 ....................................... 4 以 MCU 為核心的實現(xiàn)方案 ....................................... 4 以 MCU 和 FPGA 相結合的實現(xiàn)方案 ................................ 8 兩個設計方案的比較 .......................................... 11 3 系統(tǒng)硬件設計 ...................................... 13 輸入模塊設計 ................................................ 13 基于 FPGA 的數(shù)據(jù)采集模塊設計 ................................. 14 基于 MCU 的數(shù)據(jù)處理模塊設計 .................................. 16 顯示模塊設計 ................................................ 20 4 系統(tǒng)軟件設計 ...................................... 20 FPGA 的 Verilog HDL 程序設計 .................................. 20 MCU 的匯編語言程序設計 ....................................... 24 5 系統(tǒng)設計總結 ...................................... 29 致 謝 .............................................. 30 [參考文獻 ] ........................................... 31 V 附錄 1 ............................................... 32 附錄 2 ........................................