【正文】 ， 用 VHDL 語言作為開發(fā)語言 平臺(tái) ，基于 FPGA 的基礎(chǔ)上 實(shí)現(xiàn)數(shù)字信號(hào)發(fā)生器， 實(shí)現(xiàn)頻率幅度可調(diào)的 正弦波、三角波、鋸齒波、反鋸齒波、梯形波、方波、階梯波等等。 Tektronix 和 Agilent 為代表的國際電子測量儀器公司在 這些 領(lǐng)域 的研究和開發(fā) 卓有成效， 它們的 產(chǎn)品在技術(shù)上 相對成熟，大部分市場都被它們所有 ，但 是 價(jià)格昂貴， 一般研究的造價(jià)也比較高，在各國市場上的價(jià)格都很高昂。混和信號(hào)源 還 可分為函數(shù)信號(hào)發(fā)生器 、 函數(shù)發(fā)生器，函數(shù)信號(hào)發(fā)生器輸出標(biāo)準(zhǔn)波形， 例如 正弦波、方波等 ， 函數(shù)發(fā)生器輸出用戶自定義的任意波形；邏輯信號(hào)發(fā)生器可分為脈沖信號(hào)發(fā)生器 、 碼江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 3 頁 共 36 頁 型發(fā)生器， 脈沖信號(hào)發(fā)生器 能 驅(qū)動(dòng) 方波或脈沖波輸出，碼型發(fā)生器 可以驅(qū)動(dòng) 許多通道的數(shù)字碼型。 信號(hào)源 可以 根據(jù)用戶對其波形的命令來產(chǎn)生信號(hào) 。 而 以數(shù)字技術(shù)為基礎(chǔ)的數(shù)字信號(hào)發(fā)生器，性能指標(biāo) 很好 。 背景與意義 在電子技術(shù)領(lǐng)域里，經(jīng)常會(huì)用到波形、頻率、幅度都可調(diào)的電信號(hào)， 而 用 來產(chǎn)生這種電 信號(hào)的電子儀器 就是 信號(hào)發(fā)生器。 在數(shù)字化道路上，我國的電子技術(shù) 亦 經(jīng)歷了一系列重大的變革 ，電子技術(shù)發(fā)展的根基是微電子技術(shù)的進(jìn)步，它體現(xiàn)在大規(guī)模集成電 路的加工術(shù)，現(xiàn)在 廣泛地應(yīng)用微控制器或單片機(jī) ，這是 在電子系統(tǒng)設(shè)計(jì) 里 發(fā)生 的 具有里程碑意義 般的 飛躍。 開發(fā)工具介紹 ............................................. 錯(cuò)誤 !未定義書簽。 ................................................. 錯(cuò)誤 !未定義書簽。 D/A 轉(zhuǎn)換的計(jì)算 ....................................... 錯(cuò)誤 !未定義書簽。 單片機(jī)外圍電路介紹 ................................... 錯(cuò)誤 !未定義 書簽。 顯示模塊 ................................................ 錯(cuò)誤 !未定義書簽。 摘 要 ...........................................................................................................................................錯(cuò)誤 !未定義書簽。 QuartusⅡ III Abstract Digital signal transmitter as a test facility is an important part of information processing system. In the production of a wide range of application of life. This content is designed by Altera, based on FPGA design of digital signal generator, FPGA has a high density, low power consumption, small size, high reliability, cannot have too much to consider wher designing specific hardware connection。本聲明的法律結(jié)果由本人承擔(dān)。 江西師范大學(xué)科學(xué)技術(shù)學(xué)院 J I A N G X I N O R M A L U N I V E R S I T Y S C I E N C E A N D T E C H N O L O G Y C O L L E G E 本科生畢業(yè)設(shè)計(jì) （論文） 中文題目： 基于 FPGA 多功能波形發(fā)生器的設(shè)計(jì) Design Of FPGAbased Digital Signal Generator I 聲 明 本人鄭重聲明： 所呈交的學(xué)位論文，是本人在指導(dǎo)教師指導(dǎo)下，獨(dú)立 進(jìn)行研究工作所取得的成果。 本畢業(yè)設(shè)計(jì)是本人在江西師范大學(xué)科學(xué)技術(shù)學(xué)院讀書期間在指導(dǎo)教師的細(xì)心指導(dǎo)下完成的， 在此感謝為本文研究提供文獻(xiàn)的集體及個(gè)人。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of three independent,and is able to produce four waveforms by the frequency and amplitude adjustment. AD and low pass filter realize the change between digital electricity and simulative electricity. Key words： Digital Waveform Generator。 ABSTRACT ..............................................................................................................................錯(cuò)誤 !未定義書簽。 4 設(shè)計(jì)原理 .................................................... 錯(cuò)誤 !未定義書簽。 D/A模塊 ................................................. 錯(cuò)誤 !未定義書簽。 LED數(shù)碼管顯示模塊 ....................................... 錯(cuò)誤 !未定義書簽。 ................................. 錯(cuò)誤 !未定義書簽。 程序框圖 : ............................................... 錯(cuò)誤 !未定義書簽。 在可編程芯片 CPLD(復(fù)雜可編程邏輯器件 )和 FPGA(現(xiàn)場可編程門陣列 )上實(shí)現(xiàn)電子系統(tǒng)的設(shè)計(jì)，必將成為今后電子系統(tǒng)設(shè)計(jì)的一個(gè)發(fā)展方向。 信號(hào)發(fā)生器是種常用的信號(hào)源， 常常 運(yùn)用 在 科學(xué)研究 和 生產(chǎn)實(shí)踐 及 教學(xué)試驗(yàn)領(lǐng)域。現(xiàn)場可編程門陣列器件 的 容量大、運(yùn)算速度極 快、現(xiàn)場可編程，廣泛地應(yīng)用 到實(shí)際系統(tǒng)中。信號(hào)源給被測電路提供所需的 已知信號(hào)，然后 對 其它儀表進(jìn)行測量的參數(shù)。 國內(nèi)外發(fā)展現(xiàn)狀 以前 采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器的任意波形發(fā)生器 [4 的應(yīng)用比較廣泛， 取樣 的 時(shí)鐘頻率較高 并且 可調(diào)節(jié)， 但是 這種波形發(fā)生器對硬件要求高，需鎖相環(huán)和截止頻率可調(diào)的低通濾波器，已經(jīng)逐步退出市場。 我國研制任意波形發(fā)生器 于 上世紀(jì) 90 年代開始， 近年 來 我國有部分廠家的進(jìn)步較大，一直都在學(xué)習(xí)和借鑒它們的研究產(chǎn)品并改進(jìn)也 取得了可喜的成果。 1 2 設(shè)計(jì) 要求 實(shí)現(xiàn)多種波形的輸出。 對基本要求能完成硬件電路設(shè)計(jì)、制作與調(diào)試。 奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩倍時(shí)，可以由抽樣得到的離散序列無失真地恢復(fù)出原始模擬信號(hào)。其結(jié)構(gòu)如圖 所示。相位累加器由加法器和寄存器級聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。波形存儲(chǔ)器的輸出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器， D/A 轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號(hào)，從而將波形重新合成出來。相位累加器的溢出頻率即為合成信號(hào)的頻率。但是，隨著為電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。不同廠家對可編程邏輯器件的叫法也不盡相同。 FPGA 一般由 6部分組成，分別為可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。 FPGA 內(nèi)部寄存器江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 4 頁 共 36 頁 可配置為帶 同步 /異步復(fù)位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。目前大多數(shù) FPGA 都有內(nèi)嵌的塊 RAM。布線資源的劃分： A 全局性的專用布線資源：以完成器件內(nèi)部的全局時(shí)鐘和全局復(fù)位 /置位的布線； B 長線資源：用以完成器件 Bank 間的一些高速信號(hào)和一些第二全局時(shí)鐘信號(hào)的布線； C短線資源：用來完成基本邏輯單元間的邏輯互連與布線； D其他：在邏輯單元內(nèi)部還有著各種布線資源和專用時(shí)鐘、復(fù)位等控制信號(hào)線。與“底層嵌入單元 ”有區(qū)別，這里指的硬核主要是那些通用性相對較弱的芯片，不是所有 FPGA 芯片都包含硬核。 (4)FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)江西師范大學(xué)科學(xué)技術(shù)學(xué)院 14 屆畢業(yè)設(shè)計(jì)說明 書 第 5 頁 共 36 頁 使用。因此， FPGA 的使用非常靈活。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。同時(shí) , 它還具有多層次的電路設(shè)計(jì)描述功能。 (2) VHDL 語言具有強(qiáng)大的硬件描述能力 。 VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類 型，這樣便會(huì)給硬件描述帶來較大的自由度。 采用 VHDL 語言描述硬件電路時(shí) , 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。 VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法。 QuartusⅡ簡介 Quartus II 是 Altera 公司的綜合性 PLD 開發(fā)軟件，支持原理圖、 VHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD 設(shè)計(jì)流程。對第三方 EDA 工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方 EDA 工具。 Altera 在Quartus II 中包含了許多諸如 SignalTap II、 Chip Editor 和 RTL Viewer 的設(shè)計(jì)輔助工具，集成了 SOPC 和 HardCopy 設(shè)計(jì)流程，并且 繼承了 Maxplus II 友好的圖形界面及簡便的使用方法。Quartus 平臺(tái)與 Cadence、 Exemplar Logic、 Mentor Graphics、 Synopsys 和Synplicity 等 EDA 供應(yīng)商 的開發(fā)工具相兼容。 （ 2） D/A 轉(zhuǎn)換芯片 DAC0832：典型的 D/A 轉(zhuǎn)換芯片 DAC0832，是采用 CMOS 工藝制造的 8 位單片 D/A 轉(zhuǎn)換器。 由于本設(shè)計(jì)只有輸出電流的采集， 8路輸入通道，完全能夠滿足本系統(tǒng)的設(shè)計(jì)要求。 軟 件系統(tǒng)設(shè)計(jì) 系統(tǒng)軟件完成四個(gè)功能： (1)系統(tǒng)的初始化，包括各外圍接口芯片的初始化和電流起始值的初始化； (2)鍵盤檢測包括電流的預(yù)置與步進(jìn)調(diào)整； (3) 用比較算法進(jìn)行電流調(diào)整 ,實(shí)現(xiàn)輸出電流的精確控制； (4)實(shí)現(xiàn) D/A 轉(zhuǎn)換和 A/D 轉(zhuǎn)換 。 圖 1 3 設(shè)計(jì)原理分析 單片機(jī)最小系統(tǒng) 單片機(jī)最小系統(tǒng)的設(shè)計(jì)包括時(shí)鐘電路、復(fù)位電路的設(shè)計(jì)。 鍵盤電路 對電流值進(jìn)行設(shè)定時(shí)需要 6 個(gè)按鍵，該電路中按鍵采用獨(dú)立式按鍵，分別接與 ～ 和 。 D/A 轉(zhuǎn)換電路 D/A 轉(zhuǎn)換采用典型的轉(zhuǎn)換芯片 DAC0832。 ADC0809 是采樣頻率為 8 位的、以逐次逼近原理進(jìn)行模 — 數(shù)轉(zhuǎn)換的器件。此地址經(jīng)譯碼選通 8 路模擬輸入之一到比較器。 當(dāng) OE輸入高電平 時(shí)，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。 TIP42C（ 10A）是大功率PNP 三極管，主要功能是實(shí)現(xiàn)功率放大。 V/I 轉(zhuǎn)換理論分析： U1A 的輸出為： ， 由于 R5＝ R4＝ R2 ＝ 10K， 故