集成電路的制造工藝流程-免費(fèi)閱讀
【正文】 2023年 1月 24日星期二 上午 2時(shí) 45分 41秒 02:45: ? 1最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升自我。 2023年 1月 24日星期二 2時(shí) 45分 41秒 02:45:4124 January 2023 ? 1空山新雨后，天氣晚來秋。 , January 24, 2023 ? 很多事情努力了未必有結(jié)果，但是不努力卻什么改變也沒有。 :45:4102:45Jan2324Jan23 ? 1故人江海別，幾度隔山川。s First true 300mm production furnace. Our development and design of this tool began in 1992, it was installed in December of 1995 and became fully operational in January of 1996. 熔爐 Here we can see the loading of 300mm wafers onto the Paddle. Process Specialties has developed the world39。光刻 Ⅸ 引線孔光刻（反刻 AL）。形成PMOS管的源、漏區(qū)及 P+保護(hù)環(huán)。光 IIIN管場區(qū)光刻， N管場區(qū)注入，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。 與襯底晶格匹配好，以減小應(yīng)力 涂膠 — 烘烤 掩膜（曝光） 顯影 堅(jiān)膜 — 蝕刻 — 清洗 — 去膜 清洗 — N+擴(kuò)散 (P) 外延層淀積 1。 ? 超凈間：潔凈等級主要由 微塵顆粒數(shù) /m3 I級 35 3 1 NA 10 級 350 75 30 10 NA 100級 NA 750 300 100 NA 1000級 NA NA NA 1000 7 半導(dǎo)體元件制造過程 前段（ Front End）制程 前工序 晶圓處理制程（ Wafer Fabrication；簡稱 Wafer Fab） 典型的 PN結(jié)隔離的摻金 TTL電路工藝流程 一次氧化 襯底制備 隱埋層擴(kuò)散 外延淀積 熱氧化 隔離光刻 隔離擴(kuò)散 再氧化 基區(qū)擴(kuò)散 再分布及氧化 發(fā)射區(qū)光刻 背面摻金 發(fā)射區(qū)擴(kuò)散 反刻鋁 接觸孔光刻 鋁淀積 隱埋層光刻 基區(qū)光刻 再分布及氧化 鋁合金 淀積鈍化層 中測 壓焊塊光刻 橫向晶體管刨面圖 C B E N P PNP P+ P+ P P 縱向晶體管刨面圖 C B E N P C B E N P N+ p+ NPN PNP NPN晶體管刨面圖 AL SiO2 B P P+ PSUB N+ E C N+BL Nepi P+ P型 Si ρ ? 111晶向 ,偏離 2O~5O 晶圓（晶片） 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的「多晶硅」。然後晶圓將依晶粒 為單位分割成一粒粒獨(dú)立的晶粒 三、 IC構(gòu)裝制程 ? IC構(gòu)裝製程（ Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路 ? 目的：是為了製造出所生產(chǎn)的電路的保護(hù)層，避免電路受到機(jī)械性刮傷或是高溫破壞。減小寄生 PNP管的影響 SiO2 PSUB N+BL 要求： 1。阱區(qū)注入及推進(jìn)，形成阱區(qū) NSi P CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 3。 NSi P B+ CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 8。 PSG NSi P+ P P+ N+ N+ CMOS集成電路工藝 以 P阱硅柵 CMOS為例 ? 12。 集成度：每個(gè)芯片上集成的晶體管數(shù) IC工藝常用術(shù)語 凈化級別： Class 1, Class 10, Class 10,000 每立方米空氣中含灰塵的個(gè)數(shù) 去離子水 氧化 擴(kuò)散 注入 光刻 ……………. 生產(chǎn)工廠簡介 PSI Fab Two was pleted January 2, 1996 and is a State of the Art facility. This 2,200 square foot facility was constructed using all the latest materials and technologies. In this set of cleanrooms we change the air 390 times per hour, if you do the math with ULPA filtration this is a Class One facility. We have had it tested and it does meet Class One parameters (without any people working in it). S i n c e we a r e n o t m a k i n g microprocessors here and we don39。 CMOS ? CMOS： Complementary Symmetry Metal Oxide Semiconductor 互補(bǔ)對稱金屬氧化物半導(dǎo)體－特點(diǎn)：低功耗 VSS VDD Vo Vi CMOS倒相器 PMOS NMOS I/O I/O VDD VSS C C CMOS傳輸門 NSi P+ P+
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1