【正文】 u4:hld4 portmap(reset,clk,ena_scan_1,ena_1hz_1,flash_1hz_1,a_m,st_butt,next_state_1,recount_1,sign_state_1,red,green,yellow)。signal flash_1hz_1:std_logic。 sign_state:out std_logic_vector(2 downto 0)。use 。 red:out std_logic_vector(1 downto 0)。 ena_scan:in std_logic。 ena_1hz:in std_logic。 clk:in std_logic。use 。end process。 end if。) then recount=39。 state=yewrsn。) then if (next_state=39。 state=yewrsn。039。139。 end if。) then recount=39。 state=rewysn。) then if (next_state=39。 state=rewysn。139。 sign_state=011。139。) then state=rewgsn。 st_transfer=39。139。139。architecture bhv of hld4 istype sreg0_type is (rewgsn, rewysn, gewrsn, yewrsn, yewysn, yewgsn, gewysn, rewrsn)。 st_butt:in std_logic。use 。 end if。 when 19=led(24 downto 0)=1111111111111111111100000。 when 11=led(24 downto 0)=1111111111110000000000000。 when 3=led(24 downto 0)=1111000000000000000000000。139。) then t_ff=00000000。 recount:in std_logic。 end case。 end if。139。constant greensn_time:integer:=25。constant yellowew_time:integer:=5。 when others=load=conv_std_logic_vector(yellowsn_time,8)。 and recount=39。beginprocess(reset,clk)begin if reset=39。 load:out std_logic_vector(7 downto 0))。計(jì)數(shù)秒數(shù)選擇電路程序代碼library ieee。 when 011=load=conv_std_logic_vector(redew_time,8)。 and recount=39。beginprocess(reset,clk)begin if reset=39。 ena_one=ena_one。139。039。039。 elsif (clk39。signal ena_s:std_logic。 flash_1hz:out std_logic)。參考文獻(xiàn)[1] 元紅妍，[M].山東：山東大學(xué)出版社，2005，21~30[2] 楊曉慧,許紅梅,[M].北京：國(guó)防工業(yè)出版社，2005，46~55[3] 楊恒,李愛國(guó),王輝,[M].北京：清華大學(xué)出版社，2005， 76~82[4] 孫芹芝,[M].北京：清華大學(xué)出版社，2005，51~62[5] [M].北京：電子工業(yè)出版社，2003,62~73[6] 潘松,[M].北京：科學(xué)出版社，2005，120~131[7] [M].北京：中國(guó)科學(xué)文化出版社，2003,174~182[8] [M].北京：希望電子出版社，2006,37~46[9] [M].重慶：重慶大學(xué)出版社，2004，154~167[10] 徐志軍，[M].北京：電子工業(yè)出版社，2002,99~104[11] [M].武漢:武漢理工大學(xué)出版社，2004,65~79[12] 邱磊,[M].北京：科學(xué)出版社，2003,112~121[13] [M].北京：科學(xué)出版社，1999,89~96[14] [M].北京：高度教育出版社，2004,45~59附 錄library ieee。四 總結(jié) 本設(shè)計(jì)采用了VHDL硬件描述語(yǔ)言文本輸入方式，在確立總體預(yù)期實(shí)現(xiàn)功能的前提下，分層次進(jìn)行設(shè)計(jì)。 交通燈系統(tǒng)描述頂層系統(tǒng)的設(shè)計(jì)是把以上各個(gè)功能模塊連接起來(lái)構(gòu)成一個(gè)完整電路，頂層模塊可用VHDL輸入法設(shè)計(jì)，也可用原理圖輸入法設(shè)計(jì)。但為了配合高峰時(shí)段，防止交通擁擠，有時(shí)還必須使用手動(dòng)控制，即讓交通警察自行指揮交通。程序如下（見附錄） 圖36是倒計(jì)時(shí)控制電路元件模塊圖。 圖35 計(jì)數(shù)秒數(shù)選擇電路時(shí)序圖由計(jì)數(shù)描述選擇電路的時(shí)序圖(見圖35)可以看出這段程序中定義了在正常車流量情況下，東西及南北方向紅燈、黃燈和綠燈需要維持的秒數(shù)分別是15s、5s和25s。第二句是定義一個(gè)信號(hào)，它的位數(shù)就是(scan_bit1),因?yàn)橹皊can_bit設(shè)定的值為2，所以信號(hào)的位數(shù)就是2位。 圖33是時(shí)鐘脈沖發(fā)生電路通過(guò)Quartus II軟件仿真得到的仿真波形圖。時(shí)鐘發(fā)生電路計(jì)數(shù)秒數(shù)選擇電路 紅綠燈信號(hào)控制電路倒計(jì)時(shí)控制電路 時(shí)鐘輸入端 東西及南北方向信號(hào)燈 系統(tǒng)復(fù)位端 東西及南北方向倒計(jì)時(shí) 圖31 交通信號(hào)燈系統(tǒng)結(jié)構(gòu)圖由交通信號(hào)燈系統(tǒng)結(jié)構(gòu)圖(見圖31)可知，該系統(tǒng)由4個(gè)子電路組成。主干道每次放行25s，支干道每次放行15s。 綜合算法不同，對(duì)于同樣的硬件描述，可能會(huì)得到不同的綜合結(jié)果。VHDL 的寬范圍描述能力使它成為高層次設(shè)計(jì)的核心，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言，并可進(jìn)行系統(tǒng)的早期仿真以保證設(shè)計(jì)的正確性。 （2）多種描述方式適應(yīng)層次化設(shè)計(jì)。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。EDA技術(shù)是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，目前正處于高速發(fā)展階段，每年都有新的EDA工具問(wèn)世，我國(guó)EDA技術(shù)的應(yīng)用水平長(zhǎng)期落后于發(fā)達(dá)國(guó)家，如果說(shuō)用于民品的核心集成電路芯片還可以從國(guó)外買的到的話，那么軍用集成電路就必須依靠自己的力量研制開發(fā)，因?yàn)橛缅X是買不到國(guó)防現(xiàn)代化的，特別是中國(guó)作為一支穩(wěn)定世界的重要力量，更要走自主開發(fā)的道路[5]。 EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較及優(yōu)點(diǎn)與傳統(tǒng)的電子設(shè)計(jì)方法相比，EDA技術(shù)對(duì)于復(fù)雜電路的設(shè)計(jì)和調(diào)試都比較簡(jiǎn)單，如果某一過(guò)程存在錯(cuò)誤，查找和修改起來(lái)比較方便，而且EDA技術(shù)的可移植性很強(qiáng)。PLD如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)，通過(guò)軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。(4)設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真。EDA( Electronic Design Automation，電子系統(tǒng)設(shè)計(jì)自動(dòng)化)技術(shù)是20世紀(jì)90年代初從CAD(計(jì)算機(jī)輔助設(shè)計(jì))、CAM(計(jì)算機(jī)輔助制造),CAT(計(jì)算機(jī)輔助測(cè)試)和CAE(計(jì)算機(jī)輔助工程)的概念發(fā)展而來(lái)的。EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，它能自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。 目前國(guó)內(nèi)己有一些自主開發(fā)的城市交通控制系統(tǒng)，如公安部交通科學(xué)研究所研制開發(fā)的HTUTCS系統(tǒng)，但它在整體性能上比國(guó)外同類系統(tǒng)仍有較大差距，只在一些中小城市得到一些應(yīng)用。城市交通是城市經(jīng)濟(jì)生活的命脈，是衡量一個(gè)城市文明進(jìn)步的標(biāo)志，對(duì)于城市經(jīng)濟(jì)的發(fā)展和人民生活水平的提高起著十分重要的作用。通過(guò)對(duì)系統(tǒng)進(jìn)行結(jié)構(gòu)分析，采用自頂向下的層次化設(shè)計(jì)方法，給出了各個(gè)模塊的VHDL程序，并且利用QuartusⅡ?qū)?yīng)用程序進(jìn)行了仿真，得出了相應(yīng)的仿真結(jié)果。在用VHDL語(yǔ)言進(jìn)行電路設(shè)計(jì)時(shí),應(yīng)充分認(rèn)識(shí)到VHDL語(yǔ)言的特點(diǎn),從設(shè)計(jì)思想、語(yǔ)句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化設(shè)計(jì)。作為城市交通網(wǎng)的重要組成部分, 交叉口是道路通行能力的瓶頸和交通阻塞及事故的多發(fā)地。國(guó)內(nèi)城市尤其是大城市引進(jìn)的交通控制系統(tǒng)大部分為進(jìn)口的SCOOT和SCATS以及京三系統(tǒng)等，和國(guó)外的交通流大不相同，因此，國(guó)外的這些交通控制系統(tǒng)在國(guó)內(nèi)的使用效果不盡人意。EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)?，F(xiàn)代EDA技術(shù)就是以讓算機(jī)為工具，在EDA軟件平臺(tái)上，根據(jù)硬件描述語(yǔ)言HDL完成的設(shè)計(jì)文件，能自動(dòng)地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)涉及面很廣，內(nèi)容豐富，從教學(xué)和實(shí)用的角度看，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容: (1)大規(guī)?？删幊踢壿嬈骷?。在PCB完成以后，還可以利用PLD的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。與世界各知名高校相比，我國(guó)高等院校在EDA及微電子方面的教學(xué)和科研工作有著明顯的差距，我們的學(xué)生現(xiàn)在做的課程實(shí)驗(yàn)普遍陳舊，動(dòng)手能力較差。強(qiáng)大的現(xiàn)代國(guó)防必須建立在自主開發(fā)的基礎(chǔ)上，因此，廣大電子工程技術(shù)人員應(yīng)該盡早掌握這一先進(jìn)技術(shù)，這不僅是提高設(shè)計(jì)效率和我國(guó)電子工業(yè)在世界市場(chǎng)上生存、竟?fàn)幣c發(fā)展的需要，更是建立強(qiáng)大現(xiàn)代國(guó)防的需要[6]。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式、描述風(fēng)格以及語(yǔ)法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL具有多層次描述系統(tǒng)硬件功能的能力。 （2） VHDL豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 即使最后綜合出的電路都能實(shí)現(xiàn)相同的邏輯功能，其電路的復(fù)雜程度和時(shí)延特性都會(huì)有很大的差別，甚至某些額外的電路還使得系統(tǒng)運(yùn)行效率達(dá)不到要求。每次由綠燈變?yōu)榧t燈的過(guò)程中，亮光的黃燈作為過(guò)渡，黃燈的時(shí)間為5s。其中包括：(1) 時(shí)鐘發(fā)生電路；(2) 計(jì)數(shù)秒數(shù)選擇電路；(3) 倒計(jì)時(shí)控制電路；(4) 紅綠燈信號(hào)控制電路。 圖33 時(shí)鐘發(fā)生電路時(shí)序圖從圖33可以看出，當(dāng)加入1kHZ的時(shí)鐘信號(hào)后，ena_1hz產(chǎn)生了周期為一秒的脈沖信號(hào)，flash_1hz產(chǎn)生了周期為一秒的脈沖時(shí)鐘信號(hào)。如果想增減信號(hào)的位數(shù)，只需要改動(dòng)常數(shù)的賦值就可以了。當(dāng)外部信號(hào)發(fā)生器提供了1kHZ的時(shí)鐘信號(hào)，并且重新計(jì)數(shù)信號(hào)(recount)為“1”時(shí),load信號(hào)就會(huì)按照預(yù)先設(shè)置的數(shù)值逐1遞減,直至減到零為止,當(dāng)下一個(gè)重新計(jì)數(shù)信號(hào)(recount)再次為“1”時(shí)，會(huì)重復(fù)此過(guò)程。圖36 倒計(jì)時(shí)控制電路模塊圖系統(tǒng)輸入信號(hào)：clk：由外部信號(hào)發(fā)生器提供1kHz的時(shí)鐘信號(hào)；reset：系統(tǒng)內(nèi)部自復(fù)位信號(hào)；ena_1hz：接收由時(shí)鐘發(fā)生電路提供的1Hz的脈沖信號(hào)；recount：重新計(jì)數(shù)的使能控制信號(hào)；load：負(fù)責(zé)接收計(jì)數(shù)器所需要的計(jì)數(shù)數(shù)值。因此，紅綠燈信號(hào)控制電路除了負(fù)責(zé)監(jiān)控路口紅綠燈之外，最主要的功能就是能夠利用開關(guān)來(lái)切換手動(dòng)與自動(dòng)的模式，讓交通警察能夠通過(guò)外部輸入的方式來(lái)控制紅綠燈交通信