【正文】 的話，那么軍用集成電路就必須依靠自己的力量研制開發(fā)，因為用錢是買不到國防現(xiàn)代化的，特別是中國作為一支穩(wěn)定世界的重要力量，更要走自主開發(fā)的道路[5]。最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計語言 。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。 （2）多種描述方式適應(yīng)層次化設(shè)計。 （4）VHDL的設(shè)計不依賴于特定的器件,方便了工藝的轉(zhuǎn)換。VHDL 的寬范圍描述能力使它成為高層次設(shè)計的核心，從而決定了它成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言，并可進(jìn)行系統(tǒng)的早期仿真以保證設(shè)計的正確性。 （5） VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)， 也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計。 綜合算法不同，對于同樣的硬件描述，可能會得到不同的綜合結(jié)果。最常見的使電路復(fù)雜化的原因之一是設(shè)計中存在許多本不必要的類似 LATCH的結(jié)構(gòu)。主干道每次放行25s，支干道每次放行15s。外部硬件電路方面主要包括：兩組紅綠燈、兩組LED顯示器。時鐘發(fā)生電路計數(shù)秒數(shù)選擇電路 紅綠燈信號控制電路倒計時控制電路 時鐘輸入端 東西及南北方向信號燈 系統(tǒng)復(fù)位端 東西及南北方向倒計時 圖31 交通信號燈系統(tǒng)結(jié)構(gòu)圖由交通信號燈系統(tǒng)結(jié)構(gòu)圖(見圖31)可知，該系統(tǒng)由4個子電路組成。因此，hld1時鐘發(fā)生電路最主要的功能就是產(chǎn)生一些穩(wěn)定的輸出信號，并將其用做后面幾個電路的使能控制與同步信號。 圖33是時鐘脈沖發(fā)生電路通過Quartus II軟件仿真得到的仿真波形圖。這就使設(shè)計的靈活性增強了。第二句是定義一個信號，它的位數(shù)就是(scan_bit1),因為之前scan_bit設(shè)定的值為2，所以信號的位數(shù)就是2位。程序如下（見附錄） 圖34是計數(shù)秒數(shù)選擇電路的元件模塊圖。 圖35 計數(shù)秒數(shù)選擇電路時序圖由計數(shù)描述選擇電路的時序圖(見圖35)可以看出這段程序中定義了在正常車流量情況下，東西及南北方向紅燈、黃燈和綠燈需要維持的秒數(shù)分別是15s、5s和25s。如此循環(huán)下去，道路就會暢通無阻了。程序如下（見附錄） 圖36是倒計時控制電路元件模塊圖。圖37 倒計時控制電路時序圖這段程序是采用的就是查表的方法并且利用發(fā)光二極管進(jìn)行倒計時顯示,如圖37所示:當(dāng)綠燈點亮開始計數(shù)后，load就會將減1后的值賦給t_ff，之后t_ff又會從case語句中查找到相對應(yīng)的值再賦給led顯示所剩余的時間。但為了配合高峰時段，防止交通擁擠，有時還必須使用手動控制，即讓交通警察自行指揮交通。系統(tǒng)輸出信號： recount：產(chǎn)生重新計數(shù)的輸出使能控制信號；sign_state：產(chǎn)生輸出狀態(tài)信號；red：負(fù)責(zé)紅色信號燈的顯示；green：負(fù)責(zé)綠色信號燈的顯示；yellow：負(fù)責(zé)黃色信號燈的顯示。 交通燈系統(tǒng)描述頂層系統(tǒng)的設(shè)計是把以上各個功能模塊連接起來構(gòu)成一個完整電路，頂層模塊可用VHDL輸入法設(shè)計，也可用原理圖輸入法設(shè)計。將時鐘脈沖發(fā)生電路、計數(shù)秒數(shù)選擇電路、倒計時控制電路、紅綠燈信號控制電路四部分放進(jìn)定義的程序包中。四 總結(jié) 本設(shè)計采用了VHDL硬件描述語言文本輸入方式，在確立總體預(yù)期實現(xiàn)功能的前提下，分層次進(jìn)行設(shè)計。但由于經(jīng)驗上的不足，有些地方還需要做進(jìn)一步地改善。參考文獻(xiàn)[1] 元紅妍，[M].山東：山東大學(xué)出版社，2005，21~30[2] 楊曉慧,許紅梅,[M].北京：國防工業(yè)出版社，2005，46~55[3] 楊恒,李愛國,王輝,[M].北京：清華大學(xué)出版社，2005， 76~82[4] 孫芹芝,[M].北京：清華大學(xué)出版社，2005，51~62[5] [M].北京：電子工業(yè)出版社，2003,62~73[6] 潘松,[M].北京：科學(xué)出版社，2005，120~131[7] [M].北京：中國科學(xué)文化出版社，2003,174~182[8] [M].北京：希望電子出版社，2006,37~46[9] [M].重慶：重慶大學(xué)出版社，2004，154~167[10] 徐志軍，[M].北京：電子工業(yè)出版社，2002,99~104[11] [M].武漢:武漢理工大學(xué)出版社，2004,65~79[12] 邱磊,[M].北京：科學(xué)出版社，2003,112~121[13] [M].北京：科學(xué)出版社，1999,89~96[14] [M].北京：高度教育出版社，2004,45~59附 錄library ieee。entity hld1 isport(reset:in std_logic。 flash_1hz:out std_logic)。constant two_hz_bit:positive:=7。signal ena_s:std_logic。139。 elsif (clk39。 ena_s=39。039。ena_scan=ena_s。039。 elsif (clk39。139。 ena_one=not ena_one。 ena_one=ena_one。end process。beginprocess(reset,clk)begin if reset=39。event and clk=39。 and recount=39。 when 001=load=conv_std_logic_vector(yellowsn_time,8)。 when 011=load=conv_std_logic_vector(redew_time,8)。 when 101=load=conv_std_logic_vector(greenew_time,8)。計數(shù)秒數(shù)選擇電路程序代碼library ieee。 clk:in std_logic。 load:out std_logic_vector(7 downto 0))。constant greenew_time:integer:=25。beginprocess(reset,clk)begin if reset=39。event and clk=39。 and recount=39。 when 010=load=conv_std_logic_vector(redsn_time,8)。 when others=load=conv_std_logic_vector(yellowsn_time,8)。 end process。constant yellowew_time:integer:=5。constant redsn_time:integer:=15。constant greensn_time:integer:=25。) then t_ff=00000000。139。139。 end if。 when 3=led(24 downto 0)=1111000000000000000000000。 end case。use 。 recount:in std_logic。end。) then t_ff=00000000。139。139。 end if。 when 3=led(24 downto 0)=1111000000000000000000000。 when 7=led(24 downto 0)=1111111100000000000000000。 when 11=led(24 downto 0)=1111111111110000000000000。 when 15=led(24 downto 0)=1111111111111111000000000。 when 19=led(24 downto 0)=1111111111111111111100000。 when 23=led(24 downto 0)=1111111111111111111111110。 end if。 when t_ff=1 else 39。use 。 ena_scan:in std_logic。 st_butt:in std_logic。 red:out std_logic_vector(1 downto 0)。architecture bhv of hld4 istype sreg0_type is (rewgsn, rewysn, gewrsn, yewrsn, yewysn, yewgsn, gewysn, rewrsn)。beginprocess(reset,clk,ena_scan,st_butt)variable rebn_ff:std_logic_vector(5 downto 0)。139。elsif (clk39。139。 elsif(rebn_ff=2) then rebn_ff:=rebn_ff1。 st_transfer=39。 end if。) then state=rewgsn。elseif (clk39。139。139。 sign_state=011。 end if。139。139。 state=rewysn。 when rewysn= if (a_m=39。) then if (next_state=39。 state=gewrsn。 state=rewysn。 and ena_scan=39。) then recount=39。139。 end if。139。139。039。039。039。 state=yewrsn。when yewrsn= if (a_m=39。) then if (next_state=39。 state=rewgsn。 state=yewrsn。 and ena_scan=39。) then recount=39。139。 end if。 sign_state=001。end process。 flash_1hz)。use 。 ena_1hz:out std_logic。 clk:in std_logic。 load:out std_logic_vector(7 downto 0))。 ena_1hz:in std_logic。 next_state:out std_logic)。 ena_scan:in std_logic。 st_butt:in std_logic。 red:out std_logic_vector(1 downto 0)。end traffic。use 。 a_m:in std_logic。 sign_state:out std_logic_vector(2 downto 0)。 led:out std_logic_vector(24 downto 0))。signal flash_1hz_1:std_logic。signal load:std_logic_vector(7 downto 0)。u4:hld4 portmap(reset,clk,ena_scan_1,ena_1hz_1,flash_1hz_1,a_m,st_butt,next_state_1,recount_1,sign_state_1,red,green,yellow