【正文】 石晶振蕩和陶瓷振蕩均可采用。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 信號(hào)將不出現(xiàn)。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。在振蕩器運(yùn)行時(shí)，有兩個(gè)機(jī)器周期（24 個(gè)振蕩周期）以上的高電平圖 312 單片機(jī)復(fù)位電路 Reset circuit of SCM出現(xiàn)在此引腿時(shí)，將使單片機(jī)復(fù)位，只要這個(gè)腳保持高電平，51 芯片便循環(huán)復(fù)位。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。在 FIASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必須被拉高。5 個(gè)中斷源 4K 字節(jié)可編程閃爍存儲(chǔ)器 AT89C2051 是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的單片機(jī)。U i1 M ΩD 2I N 4 0 0 5D 1I N 4 0 0 54 7 181。 F+C 50 . 1 181。穩(wěn)壓電路的作用是當(dāng)電網(wǎng)電壓波動(dòng)、負(fù)載和溫度變化時(shí)，維持輸出直流電壓穩(wěn)定。 74LS164(串入并出移位寄存器)74ls164 是一個(gè)串入并出的 8 位移位寄存器，他常用于單片機(jī)系統(tǒng)中，下面介紹一下這個(gè)元件的基本知識(shí)．74LS164 引腳圖如下：圖 37 74LS164 引腳圖 Pin data of 74LS164簡(jiǎn)述：? 串行輸入帶鎖存 ? 時(shí)鐘輸入,串行輸入帶緩沖 ? 異步清除 ? 最高時(shí)鐘頻率可高達(dá) 36MHZ ? 功耗：10mW/bit ? 74 系列工作溫度： 0176。CLK（第 8 腳）為時(shí)鐘輸入端，可連接到串行口的 TXD 端。在單片機(jī)應(yīng)用系統(tǒng)中，顯示器顯示常用兩種方法：靜態(tài)顯示和動(dòng)態(tài)掃描顯示。4 鍵分別為開(kāi)始功能鍵和 秒、1 秒、10 秒三個(gè)時(shí)間鍵。SER：擴(kuò)展多個(gè) 74LS165 的首尾連接端。 鍵控制模塊 串行輸出移位寄存器（74LS165）74L165 是并行輸入，串行輸出移位寄存器。單片機(jī)對(duì)整個(gè)測(cè)試系統(tǒng)進(jìn)行控制，包括對(duì)鍵盤信號(hào)的讀入與處理；對(duì)CPLD測(cè)量過(guò)程的控制、測(cè)量結(jié)果數(shù)據(jù)的處理；最后將測(cè)量結(jié)果送LED顯示輸出。被測(cè)信號(hào)整形主要對(duì)被測(cè)信號(hào)限幅、放大、在經(jīng)過(guò)整形后送入CPLD。 基于CPLD/FPGA和單片機(jī)相結(jié)合的方案在快速測(cè)量的要求下，要保證較高精度的測(cè)頻，必須采用較高的標(biāo)準(zhǔn)頻率信號(hào)；而單片機(jī)受本身時(shí)鐘頻率和若干指令運(yùn)算的限制，測(cè)頻速度較慢，無(wú)法滿足高速、高精度的要求。與74LS08作為計(jì)數(shù)閘門，方波信號(hào)被送到與門的一個(gè)輸入端，與門的另一個(gè)輸入端連接1S門控信號(hào)，實(shí)際制作中連接單片機(jī)AT89C51的一個(gè)端口（）。(2)增大 Tpr或提高Fs，可以增大Ns，減少測(cè)量誤差，提高測(cè)量精度。 COUNT1 和 COUNT2 是兩個(gè)可控計(jì)數(shù)器。 周期測(cè)量周期測(cè)量原理和頻率測(cè)量原理基本結(jié)構(gòu)是一樣的，只是把晶振和被測(cè)信號(hào)位置互換一下。常用的測(cè)頻法和周期法在實(shí)際應(yīng)用中具有叫大的局限性，并且對(duì)被測(cè)信號(hào)的計(jì)數(shù)存在177。CPLD和FPGA機(jī)構(gòu)上的區(qū)別決定了兩種器件使用于不同的數(shù)字系統(tǒng)。目前主流的FPGA產(chǎn)品內(nèi)部連線一般采用分段互連型結(jié)構(gòu)，并且可重復(fù)編程。使得硬件的設(shè)計(jì)可以如軟件設(shè)計(jì)一樣方便快捷，從而改變了傳統(tǒng)數(shù)字及用單片機(jī)構(gòu)成的數(shù)字系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過(guò)程及設(shè)計(jì)觀念，使電子設(shè)計(jì)的技術(shù)操作和系統(tǒng)構(gòu)成在整體上發(fā)生了質(zhì)的飛躍。2 設(shè)計(jì)理論基礎(chǔ)本部分介紹CPLD作設(shè)計(jì)的意義、頻率測(cè)量原理、等精度測(cè)量原理以及總體設(shè)計(jì)方案。為了提高測(cè)量精度，我們又對(duì)高低頻再進(jìn)行分段。MCS—51系列單片機(jī)具有體積小，功能強(qiáng)，性能價(jià)格比較高等特點(diǎn)，因此被廣泛應(yīng)用于工業(yè)控制和智能化儀器，儀表等領(lǐng)域。 頻率計(jì)的設(shè)計(jì)內(nèi)容和意義設(shè)計(jì)內(nèi)容：本設(shè)計(jì)屬于典型的EDA設(shè)計(jì)。目前按單片機(jī)內(nèi)部數(shù)據(jù)通道的寬度，把它分為4位、8位、16位及32位單片機(jī)。所謂單片機(jī)，即把組成微型計(jì)算機(jī)的各個(gè)功能部件，如中央處理器CPU、隨即存儲(chǔ)器RAM、只讀存儲(chǔ)器ROM、輸入、輸出接口電路、定時(shí)器、計(jì)數(shù)器以及串行通信接口等集成在一塊芯片中，構(gòu)成一個(gè)完整的微型計(jì)算機(jī)。EDA是在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念來(lái)發(fā)展而來(lái)的。20世紀(jì)末，數(shù)字電子技術(shù)得到了飛速發(fā)展，有力地推動(dòng)和促進(jìn)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化的提高，數(shù)字電子技術(shù)的應(yīng)用已經(jīng)滲透到人類生活的各個(gè)方面。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。圖11在某些特殊的測(cè)試場(chǎng)合，可能需要其它附件，比如用一個(gè)射頻放大器來(lái)放大低電平的信號(hào)，或通過(guò)一個(gè)外接的混頻器來(lái)測(cè)量超出計(jì)數(shù)器測(cè)量范圍的頻率，當(dāng)然，有些計(jì)數(shù)器能夠直接測(cè)量100gHZ以上的頻率。 微波計(jì)數(shù)器的使用如果要測(cè)量的信號(hào)中有噪聲、 諧波或寄生分量， 盡量不要使用微波計(jì)數(shù)器。 測(cè)量?jī)x器的準(zhǔn)確度的選擇儀器的頻率測(cè)量準(zhǔn)確度取決于時(shí)基。 對(duì)靈敏度和準(zhǔn)確度的要求為了測(cè)量微波頻率， 頻率計(jì)必須在測(cè)量頻率點(diǎn)上有足夠的靈敏度，因?yàn)橛行﹥x器的實(shí)際性能比說(shuō)明書(shū)給出的指標(biāo)要好些，這樣當(dāng)測(cè)量臨界信號(hào)時(shí)才可能有更多的靈活性。 隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。關(guān)鍵詞：?jiǎn)纹瑱C(jī)；CPLD；頻率計(jì)；測(cè)頻；等精度AbstractThe reach pape rmainly discusses the design process of equalaccuracy frequency meter that uses CPLD to count the frequency measurement and frequency meter is also controled by single chip puter. The frequency meter makes use of equalaccuracy design that can overe the disadvantage of traditional measuring principle, which precision declines as measured signal frequency does. The equalaccuracy measurement not only has higher measuring precision, but also can keep invariable measuring precision in whole area of frequency.This frequency meter uses CPLD to realize the measuring count of frequency. Single chip puter pletes the test control、data processing and display output of the system.This essay discusses the pose of hardware circuit and software control flow of single chip puter in detail. Hardware circuit includes key control module、display module, plastic module of input signal、single chip puter control module and CPLD main control module.The frequency meter adopts single chip puter AT89C51 of Atmel pany and EPM7128SLC8415 of Altera pany. Key control module has 1 function key and 3 time selection key. A chip 74LS165 pletes the key value input. Display module uses eight 74LS165s to realize the serial display of LED. First, the measuring signal amplitude is limited. Second, the single is amplified by two class direct coupling amplifier. Finally, the signal inputs CPLD after it is trimed by Smitter trigger. Standard frequency is 40MHZ. Software program of single chip puter is writed by assembly language. Some of software program is corresponded to every hardware part, the others includ data count and transform.Key Words：SCM。該頻率計(jì)利用等精度的設(shè)計(jì)方法，克服了基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。其中硬件電路包括鍵控制模塊、顯示模塊、輸入信號(hào)整形模塊以及單片機(jī)和 CPLD 主控模塊。早期，設(shè)計(jì)師們追求的目標(biāo)主要是擴(kuò)展測(cè)量范圍，再加上提高測(cè)量精度、穩(wěn)定度等，這些也是人們衡量電子計(jì)算器的技術(shù)水平，決定電子計(jì)數(shù)器價(jià)格高低的主要依據(jù)。為了能正確地測(cè)量不同類型的信號(hào)，必須了解待測(cè)信號(hào)特性和各種頻率測(cè)量?jī)x器的性能。準(zhǔn)確度指標(biāo)表明儀器的讀數(shù)接近實(shí)際信號(hào)頻率的程度；而分辨率指標(biāo)表明多么小的頻率變化可能在儀器上顯示出來(lái)。當(dāng)然，儀器的固有準(zhǔn)確度取決于制造的精度以及校準(zhǔn)實(shí)驗(yàn)室對(duì)時(shí)基振蕩器的校正；準(zhǔn)確度主要取決于晶振的熱穩(wěn)定性，而與老化關(guān)系不大。如果需要測(cè)量的幾個(gè)信號(hào)的頻率值相差很大，可以使用可調(diào)帶通濾波器或高通、低通濾波器依次測(cè)量每一個(gè)信號(hào)的頻率。 技術(shù)背景及發(fā)展趨勢(shì)當(dāng)今，單片微型計(jì)算機(jī)技術(shù)迅速發(fā)展，由單片機(jī)技術(shù)開(kāi)發(fā)的計(jì)數(shù)設(shè)備和產(chǎn)品廣泛應(yīng)用到各個(gè)領(lǐng)域，單片機(jī)技術(shù)產(chǎn)品和設(shè)備促進(jìn)了生產(chǎn)技術(shù)水平的提高。 EDA技術(shù)的發(fā)展及其應(yīng)用21世紀(jì)人類將全面進(jìn)入信息化社會(huì)對(duì)微電子信息技術(shù)和微電子VLSI基礎(chǔ)技術(shù)將不斷提出更高的發(fā)展要求，微電子技術(shù)仍將繼續(xù)是21世紀(jì)若干年代中最為重要的和最有活力的高科技領(lǐng)域之一?，F(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA(Electronic Design Automation)技術(shù)。 單片機(jī)概論單片機(jī)是一個(gè)單芯片形態(tài)、面向控制對(duì)象的嵌入式應(yīng)用計(jì)算機(jī)系統(tǒng)。單片機(jī)是單芯片形態(tài)作為嵌入式應(yīng)用得計(jì)算機(jī)，它有唯一的、專門為嵌入式應(yīng)用而設(shè)計(jì)的體系結(jié)構(gòu)和指令系統(tǒng)，加上它的芯片級(jí)體積的優(yōu)點(diǎn)和現(xiàn)場(chǎng)環(huán)境下可高速可靠地運(yùn)行的特點(diǎn)，因此單片機(jī)又稱為嵌入式微控制器（Embedded micro controller）。同時(shí)隨著科學(xué)技術(shù)的發(fā)展，用戶對(duì)電子計(jì)數(shù)器也提出了新的要求。傳統(tǒng)的頻率計(jì)通采用組合電路和時(shí)序電路等大量的硬件電路構(gòu)成，產(chǎn)品不但體積較大，運(yùn)行速度慢，而且測(cè)量低頻信號(hào)時(shí)不宜直接使用。一般的數(shù)字頻率計(jì)本身無(wú)計(jì)算能力因而難以使用測(cè)周發(fā)，而用89c51單片機(jī)構(gòu)成的頻率計(jì)卻很容易做到這一點(diǎn)。CPLD芯片采用流行的VHDL語(yǔ)言編程，并在MAX+plusII設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)了全部編程設(shè)計(jì)，單片機(jī)采用底層匯編語(yǔ)言編程，可以精確地控制測(cè)頻計(jì)數(shù)閘門的開(kāi)啟和關(guān)閉，從而進(jìn)一步提高了測(cè)量精度。然后利用EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片的網(wǎng)表文件，經(jīng)編程器下載到可編程目標(biāo)芯片中（如FPGA芯片），使該芯片能實(shí)現(xiàn)設(shè)計(jì)要求的功能。事實(shí)上FPGA已經(jīng)稱為一類標(biāo)準(zhǔn)器件，并且已經(jīng)和CPLD一起成為目前最常用得可編程邏輯器件。從規(guī)模上看CLB只是一個(gè)邏輯單元，當(dāng)輸入端不夠用時(shí)，通常需要吧CLB進(jìn)行串行級(jí)連擴(kuò)展。頻率測(cè)量的精度和效能常常決定里這次測(cè)量?jī)x表或控制系統(tǒng)的性能。閘門開(kāi)啟時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，閘門關(guān)閉，停止計(jì)數(shù)。周期測(cè)量法原理圖如圖 22 所示。設(shè)在一次門控時(shí)間Tpr中對(duì)被測(cè)信號(hào)計(jì)數(shù)值為Nx。 基于單片機(jī)的方案采用單片機(jī)AT89C51作為系統(tǒng)控制核心單元，輔以適當(dāng)?shù)能?、硬件資源完成以單片機(jī)為核心的等精度頻率計(jì)的軟硬件設(shè)計(jì)及系統(tǒng)實(shí)現(xiàn)。16位二進(jìn)制的最大計(jì)數(shù)值為2 1=65535,不能滿足精確測(cè)16量的要求，雖然可以通過(guò)軟件技術(shù)的方法來(lái)提高分辨率，但是AT89C51內(nèi)置計(jì)數(shù)器的計(jì)數(shù)速率受500KHZ(24MHZ)的限制，所以意義不大。系統(tǒng)組成原理框圖如圖25所示。較好的利用了CPLD的高精度、高速等方面的有點(diǎn)。圖31 系統(tǒng)原理框圖 schematic block diagram of systerm其核心部分為單片機(jī)和可編程芯片CPLD。 　　CLOCK INHIBIT：時(shí)鐘禁止端。4 個(gè)按鍵通過(guò)一片并入串出的 74LS165 接入單片機(jī)，單片機(jī)的 P3. 0 口為串行數(shù)據(jù)輸入線，P3. 1 口提供 741LS165 移位所需的時(shí)鐘信號(hào)，P3. 2 口控制 74LS165 的并行置入和串行移位信號(hào)線。AT89C51 的 P3. 0 口為數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng) 8 片串入并出74LS164 以串行方式送入 LED(數(shù)據(jù)從最右端串行移入)，每片 74LS164 驅(qū)動(dòng)一只LED。V c c圖 36 顯示電路 Display circuitAT89C51 單