【正文】 AD9951可以 應用于 本機振蕩頻率合成 ,可編程時鐘發(fā)生器 ,測 試和測量裝置 ,聲光器件驅(qū)動裝置。 要想成為一個優(yōu)秀的工程師，我們所要學習的東西還有很多，所要掌握的本領也還有很多，只有更發(fā)奮地吸收知識，充實自己，才能實現(xiàn)自身的價值。 模塊 溫度范圍 封裝描述 封裝形式 AD9951YSV 40176。 b1 輸入時鐘斷電 = 1 39。同樣地 ,接地（ AGND, DGND）應保持分開的 ,盡可能回到開頭為止（就是分開的接地 ,即使在體系中地面接于一個公共點）。 當 CFR13位是高電平時，且 PWRDWNCTL輸入引腳是高電平 ,那么 AD9951進入最大功率向下方式。 軟件控制斷電允許 DAC, PLL,輸入時鐘電路，并且數(shù)字邏輯經(jīng)獨特的控制位（ CFR17:4）到分別掉電。從 AD9951必須是 (可能的 )LSB的初指令選讀。 ／ LSB傳遞 AD9951串行端口可以支持最高有效位（ MSB）或最低有效位（ LSB）開始數(shù)據(jù)格式。7拉寄存器地址 0x00控制其結(jié)構(gòu)的引腳。最大頻率是 25 MHz。 27 在前一個通信周期結(jié)束后 ,AD9951串行端口控制器期待下一次通信周期。階段 1指令字節(jié)定義不論即將來臨的數(shù)據(jù)傳送是讀還是寫，用串聯(lián)的 寄存器存取。串聯(lián)的 OPERATION接通 AD9951存在唯一的寄存器 ， 非字節(jié)級。為了設計硬件手控同步方式，調(diào)整硬件手控同步位（ CFR210 = 1）。連接 SYNC_IN輸入（美國 ）到控制 SYNC_CLK輸出功率。 圖 ／ O同步方框圖 26 圖 ／ O同步時序圖 同時并聯(lián)發(fā)生 AD9951 存在三種可能得到的同步方式電路∶自動同步方式 ,軟件控制手控同步方式，硬件控制手控同步方式。 SYNC_CLK信號前 ,用戶先接通SYNC_CLK引腳。 方法二 ,掃描比率計數(shù)器可以是在負荷范圍計算 ,如果負荷 OSK計數(shù)器位（ CFR126）是變化的 ,那么 I / O在輸出前不斷變化。為用戶提供的特征值小于滿刻度。 自動模型振幅鍵控方式 CFR125和 CFR124調(diào)整時，自動模型振幅鍵控方式是有源的。 此方式被 2位控制函數(shù)寄存器（ CFR）控制。 清除和輸出功能 當安置時 ,自動清除相位累加器且在 I / O不斷改進。提供相位使 DDS輸出功率與一些外部信號相匹配。 單音模式（ SingleTone Mode ） 在單音模式時， DDS用于單個代碼。 振幅緩沖（ ARR） ARR寄存器存儲 8位振幅緩變率被用于自動 OSK方式。默認設置 CFR21:0,安置充電泵電流到該缺省值的 75μA 。 CFR27:3∶基準鐘放大器控制位 這個 5位字節(jié)控制該放大器大小在放大器（鎖相環(huán)）區(qū)上時鐘脈沖無法達到。一旦硬件手控的同步方式調(diào)幅啟動、它將開始啟動直到 22 這個控制結(jié)束。 當 CFR211 = 1時 .該高速的同步放大已接通。 當 CFR14 = 1時 .該時鐘輸入電路調(diào)幅無效且該裝置接通它的最低的功率耗散狀態(tài)。全數(shù)字化功能和時鐘脈沖被激活。 當 CFR19 = 0（ 默認 ）時。角振幅轉(zhuǎn)換邏輯使用余弦函數(shù)。該 SYNC_CLK上升沿被一個 SYNC_CLK 周期和控制調(diào)幅推進。 CFR123∶自動同步啟動控制 當 CFR123 = 0（ 缺省 ）時。 CFR124∶自動的外部振幅鍵控啟動控制（唯一的正當?shù)漠? CFR125調(diào)幅高電平有效）時 CFR124 = 0（ 缺省 ）。 CFR126∶振幅緩沖負載調(diào)節(jié)控制 CFR126 = 0（ 缺省 ）。該串聯(lián)的 I / O端口 patible用最大同步傳送格式 ,包括 Motorola 6905 /11 SPI和 Intel8051 SSR讀出狀態(tài)寄存器議定書。不同的最大 DACs,內(nèi)存儲器中的參考 AVDD,非 AGND。邏輯低電平接 CFR29引腳時，使該振蕩輸出緩沖無效。適合于差動或單端輸入時鐘脈沖并啟動芯片內(nèi)部振蕩器及鎖相環(huán)路（鎖相環(huán)）放大器全部控制經(jīng)由用戶可編程序的位。 （ PLL） 鎖相環(huán)放大輸出頻率。器件的輸出頻率和系統(tǒng)時鐘（ SYSCLK）之間的關系定義為 fo=(FTW)(fs)/232 0≤ FTW≤ 231 fo=fs (1(FTW/232)) 231FTW2321 該階段的輸出功率是幅值經(jīng)由該 COS（Ｘ）功能塊和該 DAC 得出的。 49 AGND I 在所有的裸露焊盤當中 ,DAC 必須附屬必須盡可能的接近 AGND。 41 SDIO I/O 當Ｉ／ O 為 3 總線串行端口時 ,此管腳為唯一的串行數(shù)據(jù)輸入。 36 RESET I 高電平有效，硬件復位引腳 ,確定 RESET 管腳是描述 AD9951于初始狀態(tài)Ｉ／ O端口寄存 器地址表。 10 CRYSTAL OUT O 輸出功率的振蕩器部分。 引腳功能描述 AD9951 的引腳功能如表 3 所示。 C to +105176。 SYNC_CLK = 1／４ SYSCLK 比率。 1 SYSCLK周期 1 實現(xiàn)可能達到最好的相位噪聲，該振幅可能應用在時鐘脈沖上。C V 邏輯 0 電壓 25176。C V 邏 輯 1 電壓 _ DVDD_I / O (管腳 43) = V 25176。 50 kHz) 25176。 50 kHz) 25176。 50 kHz) 25176。 50 kHz) 25176。C 67 dBc 40 MHz 到 80 MHz AOUT 25176。C 1 LSB 非線性積分 25176。 參數(shù) 溫度 最小值 典型值 最大值 單位 基準時鐘輸入特性 頻率范圍 REFCLK 倍頻器不使能 FULL 1 400 MHz REFCLK 倍頻器使能 4 FULL 20 100 MHz REFCLK 倍頻器使能 20 FULL 4 20 MHz 輸入電容 25176。頻率調(diào) 5 諧和控制字經(jīng)并行口或串行口輸入到 AD9951。適合于差動或單端輸入時鐘脈沖并啟動芯片內(nèi)部振蕩器及鎖相環(huán)路（鎖相環(huán)）放大器全部控制經(jīng)由用戶可編程序的位。 AD9951 可提供快速頻率跳變和高精度分辯率（ 32 位頻率控制字）。頻率調(diào)諧和控制字經(jīng)并行口或串行口輸入到 AD9951。 Key words: automatic synchronization mode software controlled manual synchronization mode a hardware controlled manual synchronization mode Support for differential input clocks Commonmode noise increased signaltonoise ratio 關鍵字 : 自動同步方式 軟件控制手控同步方式 硬件控制手控同步方式 差動輸入時鐘脈沖 共模噪聲 信噪比 主要特性 速率為 400 MSPS DAC 分辨率為 14 – bit 32 位代碼 相位噪聲≤ – 120 dBc / Hz 1 kHz 偏移量 ( DAC 輸出功率 ) 有良好的動態(tài)特性 AOUT 80 dB 160 MHz (177。 在工業(yè)應用中， AD9951 的工作溫度為 – 40176。C 3 pF 輸入阻抗 25176。C 2 LSB 輸出電容 25176。C 62 dBc 80 MHz 到 120 MHz AOUT 25176。C 91 dBc 40 MHz AOUT (177。C 89 dBc 80 MHz AOUT (177。C 87 dBc 參數(shù) 溫度 最小值 典型值 最大值 單位 120 MHz AOUT (177。C 85 dBc 160 MHz AOUT (177。C V 邏輯 0 電壓 _ DVDD_I / O 25176。C V 功率損耗（ AVDD = DVDD = V） 單音的信號模式 25176。減少該時鐘輸入振幅將減少該相位噪聲信息裝置。因為 SYNC_CLK 比率≥ 50 MHz、用該高速的同步啟動位、 設置 CFR21 C 焊接溫度 （ 10 秒焊接 ） 300176。 表 的引腳功能 引腳 符號 I/O 功能 1 I/O UPDATE I 上升沿改變內(nèi)部緩沖區(qū)存儲器內(nèi)容 ，給Ｉ／ O寄存器 ,此管腳必須是建立并且保持 SYNC_CLK 輸出的信號。 11 CLKMODESELECT I 振蕩器部分的控制引腳 ,當這個引腳為高電平時，作為振蕩器部分的使能端，為低電平時 ,振蕩器部分是旁路的。 37 IOSYNC I 異步高電平有效 Reset 串行端口控制器。當作為 2 線串行端口時 ,此引腳是雙向的串行數(shù)據(jù)引腳。 動態(tài)曲線特征 圖 4 FOUT = 1 MHz FCLK = 400 MSPS, WBSFDR 圖 5. FOUT =10 MHz, FCLK = 400 MSPS ,WBSFD 13 圖 6 FOUT = 40 MHz, FCLK = 400 MSPS, WBSFDR 圖 7. FOUT = 80 MHz ,FCLK = 400 MSPS, WBSFDR 圖 8 FOUT = 120 MHz, FCLK = 400 MSPS, WBSFDR 14 圖 9. FOUT = 160 MHz, FCLK = 400 MSPS, WBSFDR 圖 10. FOUT = MHz, FCLK = 400 MSPS, NBSFDR,177。 在應用中， 該輸出信號零相位是可取的。該鎖相環(huán)是５位 REFCLK 放大器控制函數(shù)寄存器２的 7:3位。 AD9951 可能是合用配置的六種運行方式產(chǎn)生該系統(tǒng)時鐘之一。 連接 CLKMODESELECT 到邏輯低電平使該芯片內(nèi)振蕩器和該振蕩該振蕩器無效時、外部的振蕩器必須提供該 REFCLK 及 REFCLKB 信號，輸出緩沖無效。兩路互補的輸出提供組合的滿刻度輸出電流（ IOUT）。該接口可讀／寫通向全部的寄存器，配置AD9951。由于 I/O更新輸入信號，所以該振幅緩變率計時器調(diào)幅負荷在超時（計時器 = = 1）不負荷。當 CFR125有源調(diào)幅時、邏輯導通 CFR124啟動該手控的外部振幅鍵控運算分析。 AD9951自動同步并聯(lián)調(diào)幅特征停止。為了推進該上升沿并聯(lián)定時，這個控制需要進行調(diào)整。 當 CFR112 = 1時 .角振幅轉(zhuǎn)換邏輯使用正弦函數(shù)。 SDIO引腳雙向運行（兩線串行編程模式）。 當 CFR17 = 1時 .全部的非 I/O數(shù)字功能調(diào)幅停止、降下該電源重要地。 CFR11 = SYNC_CLK管腳假定靜態(tài)邏輯 0狀態(tài)到噪音產(chǎn)生留在該數(shù)字式電路系統(tǒng) , 然而 ,該同步電路保持有源的（在內(nèi)）到保持電位電極系定時。除 50 MHz外，應用該自動同步特征適合于SYNC_CLK輸入，應該安置（ 200 MSPS SYSCLK）控制。 AD9951同時發(fā)生在并聯(lián)截面適合于細節(jié)。正當?shù)拇笮≌{(diào)幅十進制４到 20（ 0x04到 0x14）。分別控制增加（ 0 11） ,25μA 的電流被增加給充電泵電流∶ 100μA 、 125μA ，和 150μA 。這個寄存器程序振幅比例系數(shù)的增值或衰減量的估計有多少。無論 FTW0大小保存在提供給相位累加器。 一種方法是相位調(diào)整是哪里 ,哪里就有規(guī)律地更改相位偏移寄存器，由 I / O端口輸出。自動清除功能適合于后來的 I / O不斷改進直到適當?shù)淖詣忧宄刂平Y(jié)束。 CFR125由模型振幅鍵控啟動位。當自動模型振幅鍵控方式啟動時 ,單個比例系 數(shù)在內(nèi)產(chǎn)生乘法器輸入適合于 DDS計數(shù)輸出功率（參見圖 18）。 表 ASF15:14（二進位的） 大小 00 1 01 2 10 4 11 8 OSK緩沖計數(shù)器 24 OSK緩沖計