【正文】 其次還要感謝陳煥駒同學(xué)，由于我們的課題都是關(guān)于 AES 加密算法，畢設(shè)過程中遇到好多問題，都是在相互討論中才得以解決的。 AES 是經(jīng)過長期的實踐經(jīng)驗檢驗的現(xiàn)今最高 的加密標(biāo)準(zhǔn)。所有的這一切都是信息化時代最鮮明的標(biāo)志，與此同時，數(shù)據(jù)的安全性越來越被人們重視，不能保證數(shù)據(jù)的安全，信息化就只能舉步維艱。 得益于 Synopsys 的兩項新技術(shù)（ PhySiSys和 Milkyway DUO 結(jié)構(gòu) ）， Astro 擁有優(yōu)秀的優(yōu)化及布局布線能力。 000 100 001 010 011 clk reset start_i last_key_i[127...0] round_i[3...0] sbox_data_i[7...0] ready_o sbox_access_o sbox_data_o[7...0] sbox_decrypt_o new_key_o[127...0] 東南大學(xué)成賢學(xué)院畢業(yè)論文 19 圖 314 Testbench 驗證原理圖 圖 315 Testbench 仿真波形 AES 1 AES 2 激 勵 算法轉(zhuǎn)換 檢 查 輸 出 結(jié) 果 東南大學(xué)成賢學(xué)院畢業(yè)論文 20 第四章 AES 加密系統(tǒng)的綜合與布局 布線 綜合及布線開發(fā)工具的介紹 Synopsys DC Design Compile，簡稱 DC，它是 synopsys 的綜合軟件和優(yōu)化工具，它能夠把寄存器 (RTL)級的代碼轉(zhuǎn)化為門級網(wǎng)表。 非并行擴展：子密鑰生成和輪運算過程是不同步的，密鑰擴展模塊單獨運行，并將生成的各輪子密鑰進(jìn)行存儲，然后供各輪加解密運算使用。MixColumns 是列的變換，它包括 word_mixcolumn 模塊，然而每個 word_mixcolumn 又包括 4 個byte_mixcolumn。 AES 加密電路仿真波形如圖 33 所示。相比較于其它仿真軟件， Modelsim 只靠著一個內(nèi)核就可以同時兼容 VHDL、Verilog HDL 兩種語言的仿真，這一優(yōu)勢可謂獨樹一幟， 無人能及。 東南大學(xué)成賢學(xué)院畢業(yè)論文 13 第三章 AES 算法模塊的設(shè)計及仿 真 開發(fā)環(huán)境介紹 硬件描述語言 (HDL)介紹 硬件描述語言即 Hardware Description Language，簡稱 HDL。解密過程中，對字節(jié)代換、行移位變換和列混淆變換，它們分別使用相對應(yīng)的逆函數(shù)。 4) 輸出反饋模式（ OFB） 輸出反饋模式相較于 CFB，變塊密碼為流密碼就是輸出反饋模式最大的特點，其它基本與 CFB 模式相仿。由于篇幅有限，本文只對以上幾種工作模式作簡要說明。 這種 輪密鑰用于加密或解密的數(shù)據(jù)轉(zhuǎn)換是動態(tài)計算。字節(jié)替換計算也是 KeyScheduling 計算過程所需的關(guān)鍵。 1010000010101100110100100111000011000110010100100000101011011101?T ,00100100111011101010010001011010101100100111001010110000010100011 ??T ()() 上圖左側(cè) 的元素在上面的矩陣 中 表示最低有效位。這種方法既吸引了 ()的技術(shù)，又和 ()中的許多有用的想法相一致。根據(jù) Rijndael,AES應(yīng)用了多項式 1348)( ????? xxxxm x 。它由兩個子轉(zhuǎn)換組成 。因此，多項式 )(xa和 )(xb 的乘積表示為模約化多項式 )(xm 下多項式的代數(shù)乘積 [7]。 012211)( . .. bxbxbxbb nnnnx ????? ???? ， Fbi? () 由式（ ）我們可以看出，以一個 8 位的數(shù)據(jù)為例，轉(zhuǎn)換后的多項式如式 所示。結(jié)構(gòu)非常簡單，便于分析。分組密碼的設(shè)計思想就是把密鑰擴展算法從加密算法的整體中分割出來，密鑰的擴展不收加密算法的影響。 [7]對比這兩種實方法的優(yōu)缺點如表 11 所示。在完成基本設(shè)計后，使用 SYNOPSYS 的 DC 和 ASTRO 進(jìn)行 綜合以及 自動布圖設(shè)計， 最后 利用 CADENCE 進(jìn)行模擬和驗證。因此，新的加密算法的升級換代迫在眉睫。 1976 年 ，在美國斯坦福大學(xué)這個自由的學(xué)術(shù)天堂， Diffie 和 Hellman 提出了具有建設(shè)性意義的公鑰密碼的思想，時至今日，公鑰密碼早已經(jīng)早已傳遍大江南北，在全球范圍內(nèi)廣泛流傳，大量的應(yīng)用使其不斷發(fā)展，這過程中公鑰密碼又得到了長足的發(fā)展，并向下衍生出許多版本， RSA 和 Rabin 體制、DiffieHellman 和 ElGamal 體制等等。為了使用戶的數(shù)據(jù)得到保護(hù)，運用高效的算法和協(xié)議對數(shù)據(jù)進(jìn)行加密和認(rèn)證的技術(shù)被稱為密碼編碼技術(shù)，相反，通過分析算法和協(xié)議，進(jìn)行各種攻擊從而達(dá)到破解密碼的目的的行為稱為密碼分析技術(shù)。加密技術(shù)不僅局限于計算機范疇，現(xiàn)在已經(jīng)涉及到生物醫(yī)療、國防、航天等等領(lǐng)域。其次，本文將 AES 加密電路進(jìn)行了模塊劃分，就 Verilog HDL 描述及Modelsim 仿真作了一一介紹。如論文涉及任何知識產(chǎn)權(quán)糾紛，本人將承擔(dān)一切責(zé)任。課題完成過程中的主要內(nèi)容包括 AES 加密算法的原理分析和優(yōu)化設(shè)計，以及后續(xù)的硬件實現(xiàn)。 Verilog HDL 。 AES 設(shè)計目的就是用于取代漸漸過時的 DES 以及其升級版本 3DES，進(jìn)入 21 世紀(jì)后， AES 算法開始走向成熟，被廣泛地應(yīng)用于各個不同領(lǐng)域，其實用性、安全性的強悍不容置疑。根據(jù)加、解密過程是否使用相同的密鑰，又能夠?qū)鹘y(tǒng)加密技術(shù)往下細(xì)分成私鑰和公鑰體制，即對稱和非對稱密碼體制。硬件技術(shù)飛速發(fā)展，網(wǎng)絡(luò)傳輸速率空前，數(shù)據(jù)交換越來越頻繁，且數(shù)據(jù)的位寬也越來越長， DES 的淘汰落伍似乎已成定局， DES 最致命的缺陷就是密鑰長度太短， 56 位的密鑰長度已經(jīng)不能勝任許多應(yīng)用。因此，該課題的首要任務(wù)就是對先前已有的 AES 算法進(jìn)行研究學(xué)習(xí)，然后再根據(jù)自己預(yù)期的功能需求對 AES 算法進(jìn)行優(yōu)化設(shè)計，包括S盒優(yōu)化、列混合變換優(yōu)化及 AES 流水線結(jié)構(gòu)優(yōu)化等。 硬件實現(xiàn)方式：優(yōu)點：可以方便地 設(shè)計并行處理以提高運行速度，安全性能可靠。 東南大學(xué)成賢學(xué)院畢業(yè)論文 4 第二章 AES 算法的原理研究 分組密碼的研究 分組密碼、序列密碼都屬于對稱密碼的范疇。 SP 和 Feistel 結(jié)構(gòu)分別如圖 22(a)(b)所示。在公式 npm? 中 m 表示階， p 則代表特征值。 二進(jìn)制計算式： 1010011? 10001010 = 00101001 多項式計算式： 1)()1( 353757 ????????? xxxxxxxx () 2）有限域上多項式的乘法運算 多項式的乘法關(guān)于多項式的加法滿足分配律、交換律和結(jié)合律，單位元為 0x 。 3）有限域上多項式的四字節(jié)運算 有限域 )2( 8GF 中四字節(jié)表示為次數(shù)小于 4 的多項式。然而當(dāng)硬件大小受到限制或者出現(xiàn)不能合并的 ROM 的時候 ,反演硬件就顯得相當(dāng)有必要性。利用復(fù)合材料的使用領(lǐng)域設(shè)計的低功耗 Sbox 轉(zhuǎn)換。因此變換和逆變換矩陣是很重要的。 東南大學(xué)成賢學(xué)院畢業(yè)論文 9 由 DCxxr x ??? 2)( 可以推導(dǎo)出： 1???bp () 1)( ???? cCbq () DbcCbc 2)( ???? () DbcbcC 22 ???? () 本文闡述了這種方法的擴展數(shù)量管道狀態(tài)選項 SBox 設(shè)計。 表 21 SBOX 2) 行移位變換 ShiftRows 行移位變換就是以字節(jié)為單位對數(shù)據(jù)進(jìn)行循環(huán)移動，這種變換是線性的，它其實就是 SP 網(wǎng)絡(luò)結(jié)構(gòu)中 S 層的組成部分，主要作用是混淆明文與密鑰。確保 AES 能勝任各行各業(yè)的加密需求。 3) 密碼反饋模式（ CFB） 密碼反饋模式，初始向量位于一串?dāng)?shù)據(jù)的最高位，加密完成后最前面的 8 比特與明文最初 8 比特進(jìn)行異或運算，生成密文最初 8 比特。 AES 的算法結(jié)構(gòu)非常簡單，以一個明文分組長度為 128bit，輪數(shù)為 10 的加、解密整體結(jié)構(gòu)為例。此外，本章章首還對分組密碼以及分組密碼的兩種主要結(jié)構(gòu)進(jìn)行了介紹，雖說不很詳盡，但是也簡要概括了分組密碼的結(jié)構(gòu)流程和工作模式。 它們一般面向特定的領(lǐng)域、針對特定的應(yīng)用、采用特定的層次，訂制程度高，但是由于彼此之間缺乏相應(yīng)的通用標(biāo)準(zhǔn)，因而基本不能跨領(lǐng)域通用。 Control 模塊控制電路選擇加密或解密模塊實現(xiàn)不同的功能。位變換（ SubBytes）模塊仿真波形如圖36 所示。在 AES 算法中，初始密鑰通過密鑰擴展模塊進(jìn)行變換，從而產(chǎn)生每一輪加密運算中所需要的輪密碼。 圖 311 keysched 模塊狀態(tài)機 圖 312 keysched 模塊外部接口 圖 313 keysched 模塊仿真波形 加密模塊 Testbench設(shè)計 該模塊的目的就是驗證在給予 AES 加密模塊相同的明文、完全一致的密鑰時，輸出結(jié)果是否相同。 在使用 synopsys DC 進(jìn)行綜合時，工藝庫，目標(biāo)庫，標(biāo)志庫等參數(shù)是必不可少的， DC 工具在工作時就是根據(jù)這些參數(shù)來確定所使用的相關(guān)算法及優(yōu)化方案的。 東南大學(xué)成賢學(xué)院畢業(yè)論文 21 圖 41 DC 綜合后門級電路圖 圖 42 AES 門級電路 1 圖 43 AES 門級電路 2 東南大學(xué)成賢學(xué)院畢業(yè)論文 22 圖 44 AES 門級電路 3 如圖 4 4 47 所示，為 DC 過程生成的報告。然后用 Verilog HDL 語言分別對其進(jìn)行描述，并通過 Modelsim 仿真工具完成仿真驗證。總是在即將失去的時候才后悔曾今的不珍惜，面對白紙黑字，總覺得些許惆悵。 Thanavijitpun, C. 。 東南大學(xué)成賢學(xué)院畢業(yè)論文 26 致 謝 光陰的流逝是客觀的，每一分，每一秒，不緊不慢，然而它卻常常被我忽略。本課題主要研究內(nèi)容如下： 對密碼學(xué)理論的發(fā)展歷史及現(xiàn)狀進(jìn)行介紹，并分析了相關(guān)的應(yīng)用領(lǐng)域，對現(xiàn)今市場上的 AES 加密標(biāo)準(zhǔn)做了研究，分析了軟、硬件實現(xiàn)的優(yōu)缺 點，在此基礎(chǔ)上確定了用 ASIC 方式實現(xiàn) AES 加密電路。應(yīng)用 Synopsys 公司開發(fā)的后端設(shè)計工具 Astro 可以完成布局布線的設(shè)計，同時 Astro 還具有時序優(yōu)化的功能，可以再一次流程中使設(shè)計電路達(dá)到預(yù)設(shè)的指標(biāo)。優(yōu)化：綜合器根據(jù)外部施加的一定條件（包括時序和電路面積的限制等），按照預(yù)定的算法對轉(zhuǎn) 譯的結(jié)果進(jìn)行邏輯優(yōu)化。相比較而言非并行擴展就不存在這樣的問題，所以，本課題采用的是非并行擴展方案。列混合變換過程及外部接口分別如圖 3 39 所示， Mixcolumns 模塊仿真波形如圖 310 所示。位變換過程如圖 34 所示。 AES 加密模塊總體架構(gòu) 本課題研究的 AES 加密共有 7 個部分，分別是： SubBytes、 ShiftRows、 MixColumns、 AddRoundkey、Sbox、 Key Expansion，其中 Encrypt 模塊由 SubBytes、 ShiftRows、 MixColumns、 AddRoundkey、 Sbox這 5 個部分組成，完成加密功能。該過程就是首先用 HDL 語言描述目標(biāo)電路，然后運