[高等教育]第6章總線系統(tǒng)-免費閱讀
【正文】 寫后讀、讀修改寫操作 ： 校驗；多道程序中共享存儲資源的保護(hù)。 時鐘周期、同步脈沖 在固定時鐘周期內(nèi)完成數(shù)據(jù)傳送，由同步脈沖定時打入。 定時 就是指 事件出現(xiàn)在總線上的時序關(guān)系 。中央仲裁器接到請求信號以后，在 BS線為“ 0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向設(shè)備，每個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址一致時，該設(shè)備置“ 1”BS線，獲得總線使用權(quán) ， 此時 中止（ pause not stop） 計數(shù)查詢 。 仲裁電路集中在一起，通常由一個模塊實現(xiàn) 。 (3) 總線的仲裁 當(dāng)總線中若干個設(shè)備同時產(chǎn)生總線請求時，需要對這些請求進(jìn)行仲裁，確定哪一個設(shè)備可以獲得總線使用權(quán)。 轉(zhuǎn)換 ： 完成任何要求的數(shù)據(jù)轉(zhuǎn)換 。 應(yīng)用 ：鼠標(biāo)、 modem、遠(yuǎn)程通信 信息的傳送方式 1. 串行傳送 2. 并行傳送 每個數(shù)據(jù)位都需要單獨占用一條傳輸線 。 2. 波特率（碼元傳輸率） 每秒鐘通過信道傳輸?shù)拇a元數(shù) 。 總線結(jié)構(gòu)實例 2） PCI總線 用于連接高速的 I/O設(shè)備模塊 ，通過“橋”芯片，上面與更高速的 CPU總線相連，下面與低速的 ISA總線相接。 總線結(jié)構(gòu)對計算機(jī)性能的影響 1. 最大存儲容量 單總線 3. 吞吐量 利用雙端口存儲器，三總線 2. 指令系統(tǒng) 雙總線 總線的內(nèi)部結(jié)構(gòu) 1）早期的 缺點 ： 1） CPU是總線的唯一主控者； 2）總線結(jié)構(gòu)與 CPU緊密相關(guān)，通用性差。 某些外圍設(shè)備也可以指定地址。 總線（ BUS）的基本概念 ① 總線寬度； ② 總線控制方式； ③ 時鐘模式； ④ 總線復(fù)用； ⑤ 信號線數(shù)； ⑥ 總線帶寬； ⑦ 其它標(biāo)準(zhǔn) ： 如總線負(fù)載能力，電源電壓等 。? 總線的概念和結(jié)構(gòu)形態(tài) ? 總線接口 ? 總線仲裁、定時和數(shù)據(jù)傳送模式 ? PCI總線 ? ISA總線和 Futurebus+總線 第 6章 總線系統(tǒng) (Bus System) 1 概念 是構(gòu)成計算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個系統(tǒng)功能部件 （運算器、控制器、存儲器、輸入 /輸出設(shè)備） 之間進(jìn)行數(shù)據(jù)傳送的公共通路 。 3 衡量總線性能的指標(biāo)： 總線帶寬 ： 總線本身所能達(dá)到的最高傳輸速率 ， 單位： MB/S。此時外圍設(shè)備通過與 CPU中的控制部件交換信息的方式占有總線。 總線的內(nèi)部結(jié)構(gòu) 2）當(dāng)代的 數(shù)據(jù)傳送總線 ： 由 地址線 、 數(shù)據(jù)線 、 控制線 組成；為減少布線，數(shù)據(jù)線和地址線常采用多路復(fù)用方式。 32位或 64位同步總線，地址 /數(shù)據(jù)分時復(fù)用，時鐘頻率 ，帶寬為 132MB/s，采用集中式仲裁，有專用的 PCI總線仲裁器，主板上一般有 3個 PCI總線擴(kuò)充槽 。是傳輸信道頻寬的指標(biāo)。每一條線分別代表了二進(jìn)制數(shù)的不同位值。 整理 ： 完成一些特別的功能，如修改字計數(shù)器或當(dāng)前AR。 (4) 總線的連接 對于系統(tǒng)中存在多種總線，需要由總線控制器完成不同總線協(xié)議之間的轉(zhuǎn)換；完成這些總線之間的連接。 每功能模塊有兩條線連到
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1