【正文】
NET Hsync LOC = P69。 NET data(1) LOC = P75。 end process。 then case data_sel is when 00= data=11000000。 then data=00000000。 then data_sel=data_sel+1。 process(rst,div_25m,Scan_clc,data_sel,data_Vsend ) begin if rst=39。 then Scan_16b=Scan_16b + 1。039。139。039。139。 process(div_25m,rst,Hsys_10b) begin if rst=39。 elsif div_25m39。data_Vsend=39。data_Vsend=39。event and div_25m=39。 end process。 then Vsys_20b=00000000000000000000。signal data_Vsend,data_Hsend:std_logic。 RST_IN : in std_logic。use 。實驗內(nèi)容:VGA簡介VGA彩色顯示器,彩色是由R、G、B(紅、綠、藍(lán))三基色組成,CRT用逐行掃描方式實現(xiàn)圖像顯示,由VGA控制模塊產(chǎn)生的水平同步信號(HS)和垂直同步信號(VS)控制陰極射線槍產(chǎn)生的電子束,打在涂有熒光粉的熒光屏上,產(chǎn)生R、G、B三基色,合成一個彩色像素。4. 本實驗使用FPGA板:Sparant3EXC3S500E(建project時,需要選擇板的型號)。 data:out std_logic_vector(7 downto 0) )。signal div_25m,Nrst: std_logic。 分頻模塊 Nrst= not rst。 if Vsys_20b=416799 then Vsys_20b=00000000000000000000。data_Vsend=39。039。039。 process(div_25m,rst) begin if rst=39。 end if。039。 elsif Hsys_10b=16