基于fpga進(jìn)行vga控制器設(shè)置實(shí)現(xiàn)顯示器條紋顯示(專業(yè)版)
【正文】 NET data(5) LOC = P82。 end case。 end if。 end if。 process(div_25m,rst,data_Vsend ) begin if rst=39。039。 if Hsys_10b=799 then Hsys_10b=0000000000。data_Vsend=39。139。 begin div:d port map(clk,Nrst,div_25m,open,open)。 Vsync,Hsync:out std_logic。掃描從屏幕的左上方開(kāi)始，由左至右，由上到下，逐行進(jìn)行掃描，每掃完一行，電子束回到屏幕下一行的起始位置，在回掃期間，CRT對(duì)電子束進(jìn)行消隱，每行結(jié)束是用行同步信號(hào)HS進(jìn)行行同步；掃描完所有行，再由場(chǎng)同步信號(hào)VS進(jìn)行場(chǎng)同步，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場(chǎng)消隱，預(yù)備下一場(chǎng)的掃描。 CLKFX_OUT : out std_logic。 elsif div_25m39。139。139。039。 elsif Hsys_10b=112 and Hsys_10b160 then Hsync=39。 elsif div_25m39。039。 elsif div_25m39。 end Behavioral。 DCM設(shè)置：綜合結(jié)果：綜合分析：仿真波形實(shí)際測(cè)試：實(shí)驗(yàn)結(jié)論：本實(shí)驗(yàn)設(shè)計(jì)達(dá)到了實(shí)驗(yàn)要求，產(chǎn)生了預(yù)期效果，通過(guò)本實(shí)驗(yàn) ，進(jìn)一步了解了 如何設(shè)計(jì)FPGA外部設(shè)備的 驅(qū)動(dòng)時(shí)鐘，對(duì)計(jì)數(shù)器的設(shè)計(jì)有了更深一步的認(rèn)識(shí)。NET data(0) LOC = P74。139。139。139。data_Hsend=39。event and div_25m=39。 then Hsys_10b=0000000000。039。 end if。signal Hsys_10b:std_logic_vector(9 downto 0)。具體設(shè)計(jì)VHDL代碼library IEEE。實(shí)驗(yàn)方法、步驟：基本設(shè)計(jì)思想如下圖所示：分為這四個(gè)模塊，產(chǎn)生Hsync(行同步)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1