【正文】 c。b00_0000_0000_0001_000_000，l1=2039。b00_0000_0001_0000_000_100，r2=2039。b00_0001_0000_0000_001_111，bl2=2039。b01_0000_0000_0000_111_010，br3=2039。d7，l2_pos=539。d11，r3_pos=539。d15，bl3_pos=539。d19。case(139。~brake)next_state=l1。~brake)next_state=r1。state[l1_pos]:if(brake)next_state=bl1。state[l2_pos]:if(brake)next_state=bl1。state[l3_pos]:next_state=idle。else if(hazamp。else if(hazamp。state[br1_pos]:if(~brake)next_state=r1。state[br2_pos]:if(~brake)next_state=r1。state[br3_pos]:if(~brake)next_state=r1。haz)//next_state=full。haz)//next_state=full。default:next_state=idle。通過本次課程設(shè)計(jì)，使我對Verilog語言有了更深一步的了解，也對Quartus II軟件的使用方法和設(shè)計(jì)流程也有了更進(jìn)一步的認(rèn)識(shí)?？傊?，此次課程設(shè)計(jì)不僅對之前可編程設(shè)計(jì)的理論學(xué)習(xí)進(jìn)行了實(shí)踐，更為我今后的專業(yè)學(xué)習(xí)打下了良好的基礎(chǔ)。（2）設(shè)計(jì)要求① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數(shù)選擇； ③ 電路仿真與調(diào)試；④ PCB文件生成與打印輸出。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號必須做到準(zhǔn)確穩(wěn)定。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構(gòu)成；另一類是通過ＣＭＯＳ非門構(gòu)成的電路，本次設(shè)計(jì)采用了后一種。由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性，從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。秒個(gè)位計(jì)數(shù)單元為１０進(jìn)制計(jì)數(shù)器，無需進(jìn)制轉(zhuǎn)換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。十進(jìn)制六進(jìn)制轉(zhuǎn)換電路分個(gè)位和分十位計(jì)數(shù)單元電路結(jié)構(gòu)分別與秒個(gè)位和秒十位計(jì)數(shù)單元完全相同，只不過分個(gè)位計(jì)數(shù)單元的Ｑ３作為向上的進(jìn)位信號應(yīng)與分十位計(jì)數(shù)單元的ＣＰＡ相連，分十位計(jì)數(shù)單元的Ｑ２作為向上的進(jìn)位信號應(yīng)與時(shí)個(gè)位計(jì)數(shù)單元的ＣＰＡ相連。4．譯碼驅(qū)動(dòng)及顯示單元電路選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數(shù)碼管作為顯示單元電路。第 3頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告5．校時(shí)電路數(shù)字鐘應(yīng)具有分校正和時(shí)校正功能，因此，應(yīng)截?cái)喾謧€(gè)位和時(shí)個(gè)位的直接計(jì)數(shù)通路，并采用正常計(jì)時(shí)信號與校正信號可以隨時(shí)切換的電路接入其中。（f）帶有消抖電路的校正電路6．整點(diǎn)報(bào)時(shí)電路電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開始整點(diǎn)報(bào)時(shí)，即當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí)，報(bào)時(shí)電路報(bào)時(shí)控制信號。第 4頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告說明：當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí) 分十位、分個(gè) 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計(jì)數(shù)器十位的Qc和QA，個(gè)位的QD和QA及秒計(jì)數(shù)器十位的QC和QA相與，從而產(chǎn)生報(bào)時(shí)控制信號。3． 拉線時(shí)，盡量將線緊貼面包板，把線成直角，避免交叉，也不要跨越元件。（一）六進(jìn)制電路由74HC390、7400、數(shù)碼管與4511組成，電路如圖一。第 8頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告ComComSEVEN_SEG_COM_KU1B6453U1A12U4SEVEN_SEG_COM_KU7U11BABCDEFG64513DADBDCDD5OAOBOCODOE~ELOF~BI~LTOG1211109151421CLR141INA1INB3U10A12ABCDEFG74HC00D74HC00DU3B15122INA2INB142CLR132QA2QB2QC2QD11109U2712674HC00D74HC00DU8A31QA1QB1QC1QD5677126U913DADBDCDD5OAOBOCODOE12111091514VCC5V74HC390D43U1C891011U1D12134511BD74HC390DComVCCU643~ELOF~BI~LTOG5VSEVEN_SEG_COM_K74HC00D74HC00DABCDEFG84511BDComU15C91011U16DSEVEN_SEG_COM_K1213U14U3A131INA1INB21CLR1QA1QB1QC1QD5677126U513DADBDCDD5OAOBOCODOE1211109151474HC00D74HC00DU12B15122INA2INB142CLR132QA2QB2QC2QD111097126U13DADBDCDD5OAOBOCODOEABCDEFG***14V1 100kHz 5V474HC390D43~ELOF~BI~LTOGVCC74HC390D5V43~ELOF~BI~LTOG4511BD4511BD（五）時(shí)間計(jì)數(shù)電路由1個(gè)十二進(jìn)制電路、2個(gè)六十進(jìn)制電路組成，因上面已有一個(gè)雙六十電路，只要把它與十二進(jìn)制電路相連即可，詳細(xì)電路見圖五。74HC00D數(shù)字鐘設(shè)計(jì)－校時(shí)電路部分（七）晶體振蕩電路由晶體與2個(gè)30pF電容、1個(gè)4060、一個(gè)10兆的電阻組成，芯片3腳輸出2Hz的方波信號，電路如圖七。其中以校正電路代替時(shí)間計(jì)數(shù)電路中的時(shí)、分、秒之間的進(jìn)位，當(dāng)校時(shí)電路處于正常輸入信號時(shí)，時(shí)間計(jì)數(shù)電路正常計(jì)時(shí)，但當(dāng)分校正時(shí)，其不會(huì)產(chǎn)生向時(shí)進(jìn)位，而分與時(shí)的校位是分開的，而校正電路也是一個(gè)獨(dú)立的電路。八、總結(jié)1． 實(shí)驗(yàn)過程中遇到的問題及解決方法① 面包板測試測試面包板各觸點(diǎn)是否接通。最后，在重對連線時(shí)發(fā)現(xiàn)是線路接錯(cuò)引腳造成的，改過之后，顯示就正常了。但是最后的成品卻不一定與仿真時(shí)完全一樣，因?yàn)?，再?shí)際接線中有著各種各樣的條件制約著。3． 對設(shè)計(jì)的建議我希望老師在我們動(dòng)手制作之前應(yīng)先告訴我們一些關(guān)于所做電路的資料、原理，以及如何檢測電路的方法，還有關(guān)于檢測芯片的方法。在設(shè)計(jì)過程中，主要的感受有幾點(diǎn)：第一，理論基礎(chǔ)要扎實(shí)。這一點(diǎn)我深有體會(huì)，當(dāng)初布局時(shí)一味強(qiáng)調(diào)緊湊，想為后來的電路留出空間，結(jié)果造成了整體電路布線的疏密不均，大量導(dǎo)線集中在一塊區(qū)域內(nèi)，為日后的排查調(diào)試工作帶來了巨大的工作量。我將電路系統(tǒng)拆分為秒脈沖發(fā)生器，計(jì)數(shù)譯碼顯示功能模塊和整點(diǎn)報(bào)時(shí)蜂鳴器電路模塊，化整為零，大大提高了設(shè)計(jì)效率。在調(diào)試過程中，對排錯(cuò)的不易深有體會(huì)。第三，對照圖紙，注意檢查芯片各引腳的結(jié)線。通過這次課設(shè)的工程鍛煉，我感到，行百里者半八十，面對浩大復(fù)雜的具體工程，一定要有信心，恒心，耐心和決心。05101064江一帆第五篇：電力電子課設(shè)武漢理工大學(xué)《電力電子》課程設(shè)計(jì)說明書摘要整流電路是電力電子電路中出現(xiàn)最早的一種，它的作用是將交流電能變?yōu)橹绷麟娔芄┙o直流用電設(shè)備。在分析原理的基礎(chǔ)上對有關(guān)參數(shù)進(jìn)行計(jì)算。2設(shè)計(jì)步驟1在PSIM軟件上畫出電路原理圖 ○2設(shè)置各個(gè)元器件參數(shù) ○3分析電路 ○4調(diào)試電路，仿真輸出所需參數(shù)波形 ○5根據(jù)要求，求所需參數(shù) ○3電路原理武漢理工大學(xué)《電力電子》課程設(shè)計(jì)說明書 電路原理圖當(dāng)負(fù)載為蓄電池、直流電動(dòng)機(jī)的電樞（忽略其中的電感)等時(shí)，負(fù)載可看成是一個(gè)直流電壓源，對于整流電路，它們就是反電動(dòng)勢負(fù)載。E d=arcsin2U2武漢理工大學(xué)《電力電子》課程設(shè)計(jì)說明書 u2和ud波形 i2和id波形武漢理工大學(xué)《電力電子》課程設(shè)計(jì)說明書4參數(shù)計(jì)算停止導(dǎo)電角E40d=arcsin=arcsin=176。2U2=晶閘管額定電流IN=(~2)180。本次課程設(shè)計(jì)的過程中遇到的問題比較少，這可能跟我的課程設(shè)計(jì)題目有關(guān)。通過這次課程設(shè)計(jì)，使我認(rèn)識(shí)到理論與實(shí)際相結(jié)合的重要性，對課本上的只是在實(shí)際生活中的運(yùn)用也有了進(jìn)一步的了解，同時(shí)基本上能夠掌握PSIM軟件的使用方法，可以說是從中受益匪淺