漢明碼編譯碼cpld實(shí)現(xiàn)-預(yù)覽頁(yè)
【正文】 鞏固、深化和發(fā)展。并在本次課程設(shè)計(jì)中，進(jìn)一步加深了自己對(duì)通信原理的認(rèn)識(shí)和了解。要求用CPLD實(shí)現(xiàn)（7，4）循環(huán)碼編碼解碼的方法，可以采用原理圖或VHDL編程輸入的方式。而加性干擾的影響則需要用其他辦法解決。在隨機(jī)信道中，錯(cuò)碼的出現(xiàn)是隨機(jī)的，而且錯(cuò)碼之間是統(tǒng)計(jì)獨(dú)立的。我們把信息碼分組，為每組信息碼附加若干監(jiān)督碼的編碼稱為分組碼(block code).在分組碼中，監(jiān)督碼元僅監(jiān)督本碼組中的信息碼元。把兩個(gè)碼組中對(duì)應(yīng)位上數(shù)字不同的位數(shù)稱為碼組的距離，簡(jiǎn)稱為碼距，碼距又稱為漢明距離。因此，鋼絲繩張力的檢測(cè)系統(tǒng)對(duì)使用鋼絲繩的提升設(shè)備的安全運(yùn)行起著至關(guān)重要的作用。 隨著計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展及應(yīng)用的普及，特別是在軍事指揮，情報(bào)系統(tǒng)，銀行系統(tǒng)的應(yīng)用，通信的可靠性及保密性要求越來(lái)越高，這就要求研制新的高可靠性及保密性通信技術(shù)。：，我們由二進(jìn)制m 重組成線性分組碼的監(jiān)督矩陣H，由二進(jìn)制m重來(lái)標(biāo)定一個(gè)發(fā)生錯(cuò)誤的位置。故一個(gè)漢明碼中，信息位的位數(shù)k=n—m=2m1m，因此可以糾正1位錯(cuò)誤，檢出2位錯(cuò)誤。，從漢明不等式中求出校驗(yàn)位數(shù)m=nk；：(C1，C2，? ，C2m 1)中，用c02 ，c12 ，12作為監(jiān)督位，剩下的位作為信息位； 列，得到2m1列和m行監(jiān)督矩陣H； =0，從而得出m個(gè)監(jiān)督方程；，然后求出滿足上述方程組的監(jiān)督位c (i=0，1，? ，m一1)。設(shè)分組碼（n，k）中，k = 4，為能糾正一位誤碼，要求r≥3。因此有S1＝a6⊕a5⊕a4⊕a2，同理有S2＝a6⊕a5⊕a3⊕a1和S3＝a6⊕a4⊕a3⊕a0。舉個(gè)例子，假設(shè)收到碼組為0000011，可算出S1S2S3=011,由表1可知在a3上有一誤碼。 我們將H稱為監(jiān)督矩陣(parity—check matrix).只要監(jiān)督矩陣H給定，編碼時(shí)監(jiān)督位和信息位的關(guān)系就完全確定了。 由代數(shù)理論可知，H矩陣的的各行應(yīng)該是線性無(wú)關(guān)的，否則將得不到r個(gè)線性無(wú)關(guān)的監(jiān)督關(guān)系式，從而也得不到r個(gè)獨(dú)立的監(jiān)督位。我們將Q的左邊加上一個(gè)k*k階單位方陣，就構(gòu)成一個(gè)矩陣G 1 0 0 0 1 1 1 G= IKQ = 0 1 0 0 1 1 0 0 0 0 1 0 1 1G稱為生成矩陣（generator matrix），因?yàn)橛伤僧a(chǎn)生整個(gè)碼組，即有 a6a5a4a3a2a1a0 = a6a5a4a3 G= A ()（7,4）漢明編譯碼的設(shè)計(jì)與仿真(7,4)漢明碼的編碼思路(7,4)漢明碼的編碼就是將輸入的四位信息碼編成七位的漢明碼，即加入三位監(jiān)督位。 首先，輸入信息碼a3a2a1a0，即使用以下語(yǔ)句：port(a:in std_logic_vector(3 downto 0)。 b(3)=a(0)。最后，將算好的監(jiān)督位與原來(lái)輸入的信息一起輸出，就是編碼結(jié)束了。b:out std_logic_vector(6 downto 0))。 b(4)=a(1)。 b(0)=a(3) xor a(1) xor a(0)。use 。對(duì)照表2，故編碼正確。ENTITY ERROR IS B:OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。b(4)=a(4)。b(0)=a(0)。軟件的調(diào)試與優(yōu)化 編譯碼系統(tǒng)模塊的鏈接在編碼和譯碼程序都驗(yàn)證結(jié)束后，為了將編碼和譯碼結(jié)合起來(lái)，就可以將編碼的輸出結(jié)果送到譯碼器的輸入端，然后譯碼器將7位輸入的漢明碼譯成4位的信息碼，頂層文件如圖所示： 編譯碼系統(tǒng)原理圖仿真結(jié)果如下： 編譯系統(tǒng)仿真圖 由仿真圖可以看出：B[3..0]的輸出和datain[3..0]輸入的一樣，則此編譯系統(tǒng)仿真正確。通過(guò)仿真結(jié)果表明，應(yīng)用可編程邏輯器件，具有速度更快、可靠性更高、調(diào)試更方便的優(yōu)點(diǎn)。從分析過(guò)程以及仿真結(jié)果看，用硬件可編程語(yǔ)言VHDL進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)，可以提高數(shù)字系統(tǒng)的工作效率，降低消耗，保證系統(tǒng)的穩(wěn)定性和可靠性。在這里再次的感謝老師的指導(dǎo)和幫助！參考文獻(xiàn)[1] 南利平等. 通信原理簡(jiǎn)明教程. 第二版. 北京：清華大學(xué)出版社[2] 樊昌信等. 通信原理. 北京：國(guó)防工業(yè)出版社,2006[3] 曹志剛等. 現(xiàn)代通信原理. 北京：清華大學(xué)出版社，1992[4] 王興亮. 通信系統(tǒng)原理教程. 西安：西安電子科技大學(xué)出版社，2007[5] 曹志剛. 現(xiàn)代通信原理與技術(shù). 北京：清華大學(xué)出版社，200119 / 1
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1