eda技術(shù)考試試題b及詳細(xì)答案-預(yù)覽頁(yè)
【正文】 孔（Via）連接。a=”10110110”。 100mil=（ ）mm，=( )mil。 VHDL語(yǔ)句中能被賦予一定值的對(duì)象稱為客體 ，主要有常數(shù)，信號(hào)和變量。 零件封裝是指（ ）。 載入protel的Schematic中的（ ）和（ ）可滿足一般用戶需求，兩個(gè)零件庫(kù)中含有二極管、三極管、電阻、電容、電感等常用元件。 順序描述語(yǔ)句中，（ ）在MAXPLUS中不被支持。 FPGA可分為兩大類，分別是 SRAMBASE和AntiFuse 設(shè)計(jì)時(shí)一般選用（ ） 。：（ ）A“1011”SLL=“0110”B Singal a: bit_vector(7 downto 0)。過(guò)孔分為穿透式（Through）、半隱藏式(Blind)和隱藏式(Buried) 就是連接兩個(gè)焊盤(pán)的導(dǎo)線，稱為Track，一般銅膜線走線在不同層面取不同的走向，例如頂層走水平線，則底層走垂直線。PLA：與或陣列均可編程，但是其慢速特性和相對(duì)PAL、PROM而高得多的價(jià)格妨礙了它被廣泛使用。 Check)文件名與實(shí)體名一致。entity nor2 isport(a,b: in std_logic。end nor_behave。 s,co : OUT std_LOGIC)。 d=a nand b。（3）十二進(jìn)制同步計(jì)數(shù)器引腳定義: reset 復(fù)位 en 計(jì)數(shù)控制 clk 時(shí)鐘 qa,qb,qc,qd 計(jì)數(shù)器輸出 LIBRARY ieee。 qa,qb,qc,qd: out std_logic)。 qb=count_4(1)。039。139。 else count_4=count_4+39。 end i
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1