eda課程設(shè)計報告n溝道m(xù)os管工藝模擬與器件模擬-預(yù)覽頁
【正文】 號： 1110940316 姓 名： 汪兆明 成 績： 2020 年 4 月 1 日 一、實(shí)踐目的 熟練氧化、離子注入與擴(kuò)散工藝，使用 Silvaco 軟件進(jìn)行模擬，掌握 CMOS工藝流程。 進(jìn)行器件模擬，要求得到 NMOS 輸出特性曲線族以及特定漏極電壓下的轉(zhuǎn)移特性曲線，并從中提取 MOS 管的閾值電壓和 ? 值。 由于本實(shí)驗運(yùn)用了 cmos 工藝，所以先在襯底上做一個 p阱，嚴(yán)格定義 p阱的濃度，注入能量，以及阱區(qū)的推進(jìn)。 淀積氧化層，然后再進(jìn)行刻蝕，以進(jìn)行下一步的源漏區(qū)注入。 1抽取源漏結(jié)深，閾值電壓， n+區(qū)薄層電阻，溝道表面摻雜濃度，輕摻雜源漏區(qū)的薄層電阻等參數(shù)。 溝道表面摻雜濃度 extract name=chan surf conc impurity=Net Doping \ material=Silicon =1 = 抽取參數(shù) nxj= um n++ sheet rho= ohm/square n1dvt= V chan surf conc=+016 atoms/cm3 . NMOS 輸出特性曲線族 ATLAS extract max current and saturation slope ATLAS EXTRACT init infile= EXTRACT extract name=nidsmax max(i.drain) nidsmax= EXTRACT extract name=sat_slope slope(minslope(curve(v.drain,i.drain))) sat_slope= EXTRACT quit 抽取參數(shù) nidsmax= sat_slope= . 轉(zhuǎn)移特性曲線 . 提取 MOS 管的閾值電壓和 ? 值 抽取參數(shù) nvt= nbeta= nsubvt= Silvaco 模擬仿真 NMOS 流程 的 NMOS 工藝仿真 1. 襯底初始化 默認(rèn)情況下，材料為 Silicon并且其晶向為 100 硅材料摻雜質(zhì) Boron，這樣就選擇了硼為襯底的摻雜雜質(zhì)，設(shè)置背景摻雜濃度為： 。 硼雜質(zhì)的摻雜分布將會如圖所示顯現(xiàn)出來。 語句如下： depo poly thick= divi=10 這里需要 10 個網(wǎng)絡(luò)層來仿真雜質(zhì)在多晶硅層中的傳輸 。 氧化條件是 3分鐘， 900 度， 1 個大氣壓下的濕法氧化。淀積的厚度為。 源漏注入砷注入的劑量使用： 3x1015cm3，注入能量為： 50KeV. implant arsenic dose= energy=50 pearson 源漏注入后接下來將是快速退火工藝，條件是： 氮?dú)鈿夥眨?1分鐘， 900度， 1個大氣壓 method fermi press diffuse time=1 temp=900 nitro press= 11 金屬化 在形成源漏區(qū)域以后，下個工藝步驟是金屬化這個區(qū)域金屬化。 語句如下： structure mirror right 14保存 ATHENA 結(jié)構(gòu)文件 完成設(shè)計之后有必要對結(jié)構(gòu)進(jìn)行保存及初始化。 命令“ Contact”用來設(shè)置電極的金屬功函數(shù)。對于 MOS 結(jié)構(gòu)來說，可以使用非耦合的 GUMMEL 法和耦合的 NEWTON 法。 c.“ Log”命令用來將 ATLAS 所仿真出來的結(jié)果 存入到文件 中 “ Solve”命令將以 為步距，從 0V 到 3V 掃描柵電極 extract name=nvt (xintercept(maxslope(curve(abs(v.gate),abs(i.drain)))) \ abs(ave(v.drain))/) 此語句提取閾值電壓 Vt。 solve vgate= outf=solve_tmp1 solve vgate= outf=solve_tmp2 solve vgate= outf=solve_tmp3 load infile=solve_tmp1 log outf= solve name=drain vdrain=0 vfinal= vstep= 從 load 到 solve 語句為止的語句組會生成 Vgs= 時的 IdVds 曲線數(shù)據(jù)
試題試卷相關(guān)推薦
鄂ICP備17016276號-1