【正文】 R、 G、 B（每個(gè) 2 位），使顯示器可以顯示 64 種純色； 3. 在顯示器上顯示橫向彩條信號(hào)（至少 6 種顏色）； 4. 在顯示器上顯示縱向彩條信號(hào)（至少 8 種顏色）； 5. 在顯示器上顯示自行設(shè)定的圖形、圖像等。 第一步：系統(tǒng)功能分析和描述 VGA 顯示控制器實(shí)現(xiàn)的主要功能是向 CRT 顯示器發(fā)出圖形控制信號(hào)，產(chǎn)生相應(yīng)的圖形顯示。頂層用于描述整個(gè)系統(tǒng)的功能和運(yùn)行；第二層承接頂層，負(fù)責(zé)實(shí)現(xiàn)系統(tǒng)中各個(gè)獨(dú)立而完整的功能部分；第三層為第二層的子模塊，用于擴(kuò)展第二層的功能，具體負(fù)責(zé)用戶模式的實(shí)現(xiàn)。 第三步：硬件語言描述 在前述工作的基礎(chǔ)上，采用 VHDL 語言對(duì) VGA 顯示控制器的三個(gè)層次依次進(jìn)行描述，具體描述出每個(gè)模塊，生成具體電路視圖。 數(shù)字電路綜合 實(shí)驗(yàn)用戶模式中，還應(yīng)根據(jù)用戶的輸入控制圖形的運(yùn)動(dòng)方向。 系統(tǒng)劃分為三層，自頂向下分別是頂層模塊、控制器子模塊、用戶模式底層模塊。模塊設(shè)計(jì)圖見 。 B. 中層模塊： 具體實(shí)現(xiàn)頂層模塊的描述，包括的功能主要是產(chǎn)生時(shí)鐘信號(hào)，狀態(tài)機(jī)的定義和狀態(tài)的轉(zhuǎn)移，產(chǎn)生像素位置信號(hào)，并根據(jù)不同的狀態(tài)和像素位置產(chǎn)生 RGB 顏色信號(hào)。 輸入：撥碼開關(guān) SW SW0的值。 輸出： 25MHz、 100Hz、 1Hz時(shí)鐘信號(hào)。 輸出：行和列像素位置信號(hào)。 輸出： VGA掃描同步信號(hào)和消隱信號(hào)。 輸出： S0～ S3狀態(tài)的顏色圖像信號(hào)。子模式的狀態(tài)分別定義 US0、 US US2。報(bào)告 第 8頁 圖 VGA顯示控制器模塊接口圖 圖 ，這些模塊屬于第二層和第三層。 數(shù)字電路綜合 實(shí)驗(yàn) 子系統(tǒng)和控制器的耦合關(guān)系為，一方面， VGAController 獲取輸入信號(hào)，傳遞給子系統(tǒng)，其中輸入控制信號(hào) sw0 和 sw1 傳遞給 VGAMode 用以控制狀態(tài)的轉(zhuǎn)移， sw2～sw7 傳遞給 VGAColor 用以控制產(chǎn)生純色， bt0～ bt4 傳遞給 UserMode 用以控制用戶自定義圖形圖像。表現(xiàn)為定義頂層實(shí) 體和原件的例化以及信號(hào)的傳遞。由于使用撥碼開關(guān)的組合來確定模式，故狀態(tài)間的轉(zhuǎn)換條件是撥碼開關(guān)狀態(tài)改變，轉(zhuǎn)移方向是其它三種狀態(tài)中的任意一種，可將撥碼開關(guān)狀態(tài)不變理解為向自身狀態(tài)的轉(zhuǎn)移。具體編碼參見 。縱彩模式可類似實(shí)現(xiàn)。因而是容易實(shí)現(xiàn)的。狀態(tài)轉(zhuǎn)移圖如圖 。定義一個(gè)二維位置坐標(biāo)變量（ hmov， vmov）為方塊中心，畫圖時(shí)以（ hpos， vpos）、（ hmov， vmov）聯(lián)立不等式可確定屏幕內(nèi)一塊區(qū)域的坐標(biāo)點(diǎn)，在這一區(qū)域輸出某種顏色值，其余 區(qū)域輸出黑色即可顯示一個(gè)靜態(tài)的色塊。 子模式 US0 是沿固定軌跡運(yùn)動(dòng)，即先行方向運(yùn)動(dòng)，到右邊界后折返從下一行繼續(xù)行運(yùn)動(dòng)。抓住這一核心點(diǎn)，可以使得設(shè)計(jì)大為簡(jiǎn)化，否則要反映反彈運(yùn)動(dòng)完整過程需要定義多種狀態(tài)，初步估計(jì) 16 種狀態(tài)可以完整描述。實(shí)現(xiàn)思路也是很明確的，即判斷按鍵是上下左右中的哪個(gè)，然后做相應(yīng)的運(yùn)動(dòng)，使 hmov和 vmov對(duì)應(yīng)改變即可。 數(shù)字電路綜合 實(shí)驗(yàn)根據(jù) 小節(jié)中的設(shè)計(jì)思路，在 Package 包 VGAPackage 中定義各模塊的接口定義，然后在頂層實(shí)體中進(jìn)行例化，定義好信號(hào)的傳遞關(guān)系。 VHDL 代碼編譯綜合后下載到實(shí)驗(yàn)板上，工作正常，只是 UserMode 模塊的反彈球模式開始時(shí)出現(xiàn)了無法反彈的問題，系統(tǒng)的其他功能完整。 entity vgacontroller is VGAController toplevel entity definition port (clk50m : in std_logic。 數(shù)字電路綜合 實(shí)驗(yàn) clk1hz,clk100hz,clk25m: out std_logic)。 end ponent。 colors0,colors1,colors2,colors3: in std_logic_vector(5 downto 0)。 ht,vt: in std_logic_vector(9 downto 0)。報(bào)告 第 16頁 port (clk25m,clk100hz,clk1hz: in std_logic。 colors0,colors1,colors2,colors3: out std_logic_vector(5 downto 0))。 button : in std_logic_vector(4 downto 0)。 然后在 VGAController 中進(jìn)行例化， VHDL描述如下（僅給出關(guān)鍵部分的描述）。 clock_port_map: clock port map(clk50m = clk50m, clk25m = clk25m, clk100hz = clk100hz, clk1hz = clk1hz)。 vgaemode_port_map: vgasmode port map(clk25m = clk25m, clk1hz = clk1hz, hen = hen ,ven = ven, colors0 = colors0,colors1 = colors1, colors2 = colors2,colors3 = colors3, colors = colors,sw = sw(1 downto 0))。 QuartusII 生成的 電路圖 和 節(jié)中模塊設(shè)計(jì)圖一致，信號(hào)連接圖與 。由于代碼長(zhǎng)度較長(zhǎng)，只給出部分代碼，完整的代碼請(qǐng)參見 。 signal state:states:=s0。 when 10 = state = s2。 end process。 when s2 = colorstmp = colors2。報(bào)告 第 19頁 end if。 VGA掃描顯示的原理關(guān)鍵點(diǎn)在于同步信號(hào)和消隱信號(hào)的產(chǎn)生。 數(shù)字電路綜合 實(shí)驗(yàn)039。 end if。列同步區(qū)在 490～ 492像素點(diǎn)之間。139。 最后是消隱信號(hào)的產(chǎn)生。039。139。 end if。報(bào)告 第 22頁 橫向和縱向彩條顯示，只需分別判斷縱向和橫向像素位置即可。 elsif hpos 640 and vpos 120 then colors0 = 000001。 elsif hpos 640 and vpos 360 then colors0 = 010010。 end if。 process(clk25m) state s2 process: 64 pure colors begin if(rising_edge(clk25m)) then colors2 = sw。 process(clk25m) state s3 process: selfdefined graph begin if(rising_edge(clk25m)) then colors3 = usercolors。報(bào)告 第 23頁 PixelCNT模塊的描述 該模塊輸出行列像素的位置信號(hào)。 下面給出行像素計(jì)數(shù)器描述。)。 以下是列像素計(jì)數(shù)器描述。)。 end process。 process(clk50m) Time division process: 25mhz begin if (rising_edge(clk50m)) then clk25m = not clk25m。分頻到 100Hz計(jì)數(shù)值改為 max2=249999即可。 end if。首先描述狀態(tài)和狀態(tài)轉(zhuǎn)移。 狀態(tài)轉(zhuǎn)移描述如下。event and clk100hz=39。 end if。 when us1 = userstate = us2。 end process。更加詳細(xì)的設(shè)計(jì)思路在，此處不再贅述。 end if。 以下給出 US0 狀態(tài)的描述。s regular movement: x first, then y if (rising_edge(clk100hz)) then if (userstate = us0) then if(hmov 640) then hmovus0 = hmovus0 + 1。039。 end if。 process(vclk) user state:us0 begin if (rising_edge(vclk)) then if(vmovus0 420) then vmovus0 = vmovus0 + 60。 end if。 數(shù)字電路綜合 實(shí)驗(yàn) end if。 以下進(jìn)程處理運(yùn)動(dòng)方向，根據(jù)邊界值決定運(yùn)動(dòng)方向，此處定義的是左右邊界是 ’0’的情況下左移 ，左右邊界是 ’1’的情況下右移。) then if(hmovus1 30) then hmovus1 = 0000101000。 else hmovus1 = hmovus1 + 1。報(bào)告 第 28頁 end if。這樣的后果是，邏輯上可以做到遇到邊界就改變方向，而實(shí)際電路中是無法實(shí)現(xiàn)的。如此加減循環(huán)，hmovus1將一直在大于 610的附近浮動(dòng)，方塊也就不再運(yùn)動(dòng)，表現(xiàn)為卡死在邊界上。此處使用100Hz 的時(shí)鐘頻率是有考究的， 100Hz 的掃描頻率一方面可以作為按鍵防抖動(dòng)的處理頻率，另一方面可以設(shè)置為按鍵移動(dòng)速率，即每秒 100 像素點(diǎn)，可根據(jù)按鍵長(zhǎng)度控制運(yùn)動(dòng)的距離，且圖形移動(dòng)更加平滑，因?yàn)椴挥檬褂冒存I一次移動(dòng)多個(gè)像素點(diǎn)的方案 。 數(shù)字電路綜合 實(shí)驗(yàn) when 00100 = hmovus2 = hmovus2 + 1。 end case。 end process。 when us1 = vmov = vmovus1。 end case。報(bào)告 第 31頁 系統(tǒng)仿真驗(yàn)證 系統(tǒng)仿真分為兩個(gè)步驟進(jìn)行，首先是關(guān)鍵模塊的仿真，驗(yàn)證子系統(tǒng)功能的正確性，然后是綜合仿真，驗(yàn)證整個(gè)系統(tǒng)的功能。 首先是 Clock模塊的仿真，由于 50M分頻難以仿真，故將輸入時(shí)鐘 clk50m設(shè)置為50kHz，分頻得到 clk25m實(shí)際為 25kHz， 1Hz和 100Hz分頻結(jié)果不改變。如圖 PixelCNT模塊的列像素計(jì)數(shù)和行像素計(jì)數(shù)器的仿真波形。 首先仿真的是系統(tǒng)的核心狀態(tài)機(jī)。初步的原因分析，主要是頂層狀態(tài)機(jī)的轉(zhuǎn)移是“異步”的轉(zhuǎn)移，是根據(jù) SW1 和 SW0 兩個(gè)按鍵的四種狀態(tài)直接決定當(dāng)前狀態(tài)的。t display state machine states register holding state machine bit |vgacontroller|vgasmode:vgaemode_port_map| was synthesized away”。 圖 (a) 頂層狀態(tài)機(jī)仿真波形圖 數(shù)字電路綜合 實(shí)驗(yàn) 值得說明的是，下面的仿真中，在不影響系統(tǒng)功能的情況下，將時(shí)鐘 clk50m 作了降頻處理，仿真中輸入 clk50m 為 50kHz，產(chǎn)生的 VGA 掃描信號(hào) clk25m 相應(yīng)為25kHz， 1Hz和 100Hz由于更改了計(jì)數(shù)器的最大值 max1和 max2而保持不變。 圖 狀態(tài) S0 仿真圖（兩條幅切換時(shí)的情形） 數(shù)字電路綜合 實(shí)驗(yàn)截圖是部分波形，反映的是撥碼開關(guān) SW7～ SW2 從“ 000101”到“ 100101”切換時(shí)的 RGB 輸出，圖中 RGB 輸出與撥碼開關(guān)的輸入一致，說明純色模式正確。實(shí)際的仿真波形波形冗長(zhǎng)，給截圖帶來不便，無法在本報(bào)告列出有信息量的波形圖。 數(shù)字電路綜合 實(shí)驗(yàn)事實(shí)上例如增加游戲模式，在反彈球和受控運(yùn)動(dòng)的基礎(chǔ)繼續(xù)增加圖形和顯示控制的復(fù)雜性，都是很容易實(shí)現(xiàn)的。 但從系統(tǒng)設(shè)計(jì)的角度來講，沒有必要過多關(guān)注控制器以外的功能的實(shí)現(xiàn)。報(bào)告 第 36頁 器件資源分析 在設(shè)計(jì)階段，對(duì)系統(tǒng)描述采用過多種方式，嘗試了多種描述，代碼的長(zhǎng)度在增加，模塊在增多，但系統(tǒng)穩(wěn)定性和可擴(kuò)展性也在增強(qiáng)，層次結(jié)構(gòu)和模塊設(shè)計(jì)也更加完善。需要關(guān)注編譯器在綜合時(shí)如何將 VHDL 行為級(jí)描述轉(zhuǎn)化為結(jié)構(gòu)化的門級(jí)電路，才能分析清楚資源占用率和電路結(jié)構(gòu)。 圖 QuartusII 編譯綜合報(bào)告 數(shù)字電路綜合 實(shí)驗(yàn) Clock模塊需要產(chǎn)生 25MHz、 100Hz、 1Hz頻率的時(shí)鐘信號(hào)，其中 100Hz和 1Hz時(shí)鐘的產(chǎn)生是靠計(jì)數(shù)觸發(fā)的，與邏輯描述對(duì)應(yīng)，生成的邏輯器件主要是計(jì)數(shù)器和比較器。參看附錄圖 RTL圖。參看附錄圖 RTL圖。 數(shù)字電路綜合 實(shí)驗(yàn)用戶模式產(chǎn)生的 Colors3 則直接通過總線給到上層VGAMode模塊進(jìn)行選擇。綜合產(chǎn)生的邏輯器件主要是多路選擇器和比較器，邏輯簡(jiǎn)單，但算數(shù)運(yùn)算消耗了大量器件資