【正文】 總模塊編譯仿真后，其仿真結(jié)果如圖 、 、 ： 圖 方波波形數(shù)據(jù)輸出仿真結(jié)果 圖 正弦波 波形數(shù)據(jù)輸出仿真結(jié)果 圖 三角波 波形數(shù)據(jù)輸出仿真結(jié)果 通過仿真結(jié)果可以看出，波形數(shù)據(jù)特點(diǎn)以及相位變化 的仿真結(jié)果都符合 要求，說明系統(tǒng)設(shè)計(jì)方案正確可行。 否則輸出 方波或者三角波波形數(shù)據(jù) end if。 在原理圖編輯窗 ，存盤名為 SIM_ROM1，創(chuàng)建工程后，單擊左下的MegaWizard PlugInManager管理器按鈕，進(jìn)入圖 LPM模塊調(diào)用編輯： 南昌航空大學(xué)學(xué)士論文 27 圖 LPM模塊調(diào)用 在完成 LPM_ROM模塊命名后，設(shè)置 ROM模塊的參數(shù)設(shè)置（圖 ）和初始化文件的配置（圖 ）： 圖 LPM_ROM參數(shù)設(shè)置 南昌航空大學(xué)學(xué)士論文 28 圖 加載初始化配置文件 在 LPM_ROM模塊定制是，加入通過軟件生成的初始化配置文件 文件，通過對(duì)正弦 LPM_ROM模塊的仿真，得到如圖 ： 圖 LPM_ROM仿真測試 在 LPM_ROM的仿真波形圖中，隨著 CLK上升沿的出現(xiàn)，對(duì)應(yīng)的波形數(shù)據(jù)輸出與 MIF文件中的取樣數(shù)據(jù)完全吻合。 生成 MIF文件的方式有很多種，在此次設(shè)計(jì)中，正弦 ROM初始化文件采用的是專用 MIF文件生成器， MIF生成軟件 Mif Maker 20xx。 對(duì) ROM模塊進(jìn)行仿真，其仿真結(jié)果如下圖 、圖 ： 圖 方波存儲(chǔ) ROM模塊仿真結(jié)果 圖 三角波存儲(chǔ) ROM模塊仿真結(jié)果 由 Quartus II中仿真結(jié)果可知， 當(dāng)方波尋址地址計(jì)數(shù)至一半時(shí)，輸出數(shù)據(jù)從 0跳變值 255，而再經(jīng)過半個(gè)尋址周期再從 255跳至 0，如此重復(fù)跳變；而選擇三角波輸出時(shí)， 當(dāng) 每次地址加 1的 時(shí)候， 輸出八位波形數(shù)據(jù) 開始計(jì)數(shù)，從 0加 到 1，然后每來一個(gè) 地址 就 加 一次，直到增到 255，等下一個(gè) 地址到輸出波形數(shù)據(jù)將 從南昌航空大學(xué)學(xué)士論文 25 255減到 254，然后每來一個(gè) 地址 就減一次，直到減到 0，依次重復(fù) ， 輸出的波形數(shù)據(jù)經(jīng)過 DAC0832數(shù)模轉(zhuǎn)換分別形成方波、三角波。 南昌航空大學(xué)學(xué)士論文 24 三角波的邏輯發(fā)生程序如下： elsif(sel=01)then 波形選擇控制，輸出 三角波 if(address256)then 前半個(gè)周期進(jìn)行加 1 data=address(7 downto 0)。)。139。 該模塊在 Quartus II中的仿真結(jié)果下圖 ： 圖 模 360加法器仿真結(jié)果 南昌航空大學(xué)學(xué)士論文 23 由仿真結(jié)果可知，尋址地址在通過模 360加法器模塊后，地址向后移 1/3個(gè)尋址空間，仿真結(jié)果在理論值 范圍中 。 if(temp512)then dout=temp。由于尋址空間為 512 字節(jié) ,所以 在此模塊中地址每次加 170，輸出尋址地址產(chǎn)生 1/3的相位差，當(dāng) 輸出尋址數(shù)大于 512 時(shí) ,須對(duì) 尋址地址進(jìn)行 取模 處理，即超出設(shè)定值作減 512處理。 由以上仿真結(jié)果看出，尋址計(jì)數(shù)模塊可以產(chǎn)生穩(wěn)定有效的尋址地址。 end if。 計(jì)數(shù)值加 1 南昌航空大學(xué)學(xué)士論文 21 else count:=(others=39。 begin if (clk39。 fout=not temp(0)。 翻轉(zhuǎn)一次，由此實(shí)現(xiàn)二分頻 else temp=temp+1。 p2:process(full) 二分頻進(jìn)程 begin if(full39。039。 重新 加載預(yù)置數(shù) D full=39。 begin if (clk39。本設(shè)計(jì)中一個(gè)波形周期由 64 個(gè)時(shí)鐘信號(hào)組成，則輸出信號(hào)頻率為： 2 64clkout ff N? ? （式 ） 時(shí)鐘頻率為 24 MHz。本設(shè)計(jì)中利用并行預(yù)置數(shù)的減法計(jì)數(shù)器實(shí)現(xiàn)，他的工作原理是：減法計(jì)數(shù)器在并行預(yù)置數(shù)的基礎(chǔ)上，在時(shí)鐘的作用下進(jìn)行減計(jì)數(shù)，當(dāng)計(jì)數(shù)值為零時(shí)產(chǎn)生溢出信號(hào)，加載預(yù)置數(shù)據(jù)，并且將溢出信號(hào)作為分頻器的輸出信號(hào)，實(shí)現(xiàn) N 分頻信號(hào)輸出。 系統(tǒng)流程設(shè)計(jì) 本次設(shè)計(jì)主要包括數(shù)控分頻模塊、尋址計(jì)數(shù) 模塊、 360176。 DAC0832 對(duì)信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換后，將數(shù)字信號(hào)恢復(fù)為模擬信號(hào)，再由UA741 構(gòu)成的放大電路進(jìn)行放大處理，完善波形信號(hào)，使波形能夠達(dá)到標(biāo)準(zhǔn)效果。 數(shù)模（ D/A）轉(zhuǎn)換電路的作用是把已經(jīng)合成的波形幅值的數(shù)字量轉(zhuǎn)換成模擬量，其速度和特性直接影響整個(gè)系統(tǒng)的性能。 DAC數(shù)模轉(zhuǎn)換模塊設(shè)計(jì) 由于 從波形 ROM 中讀出的 波形 數(shù)據(jù)還只是一個(gè)數(shù)字信號(hào)，要得到最后的輸出信號(hào)必須經(jīng)過數(shù)模轉(zhuǎn)換器。 在完成模塊程序編譯仿真后，通過 USBBlaster 編程器將系統(tǒng)配置文件下載入 CPLD芯片， 分別將數(shù)控分頻輸入、波形選擇控制輸入以及波形數(shù)據(jù)輸出連接 CPLD主控芯片。配置芯片在每次系統(tǒng)上電以后自動(dòng)將配置文件加載到 FPGA中形成電路。 CPLD編程技術(shù)采用 電可擦除儲(chǔ)存單元的 E2PROM或 Flash Memory技術(shù) ，CPLD被編程后改變了電可擦除儲(chǔ)存單元中的信息，掉電后可保存。 D/A轉(zhuǎn)換采用 8 位的 DAC0832 芯片 。幅度的調(diào)節(jié)可通過改變 D/A轉(zhuǎn)換芯片電阻網(wǎng)絡(luò)的基準(zhǔn)電壓實(shí)現(xiàn) 。 本系統(tǒng) 采用 Quartus II 開發(fā)平臺(tái)， VHDL 語言 編程實(shí)現(xiàn)。用 DDS 技術(shù)來設(shè)計(jì)制作一個(gè)基于 CPLD的三相多波形函數(shù)發(fā)生器，并使它能輸出正弦波、三角波、方波等波形信號(hào)源，三種波形的相位差為 120?。 本次設(shè)計(jì)是基于 Quartus II 軟件設(shè)計(jì)的， Quartus II 是 Altera 公司的綜合性PLD/FPGA 開發(fā)軟件，支持原理圖、 VHDL、 VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 PLD設(shè)計(jì)流程 。相比其他硬件描述語言， VHDL 的優(yōu)勢表現(xiàn)在以下幾點(diǎn)： （ 1） VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 可編程邏輯器件 CPLD設(shè)計(jì)流程如圖 所示 ： 圖 可編程邏輯器件設(shè)計(jì)流程圖 如圖 所示 ，設(shè)計(jì)輸入可分為兩種類型，圖形輸入和 HDL 文本輸入，常用的有原理圖輸入和應(yīng)用硬件描述語言設(shè)計(jì)輸入，在下載之前，通過軟件進(jìn)行綜合和仿真，這種設(shè)計(jì)方法可以節(jié)約設(shè)計(jì)周期，設(shè)計(jì)靈活性，成本低。第五章介紹了系統(tǒng)調(diào)試過程、解決問題及調(diào)試仿真結(jié)果 。 第一章為對(duì)多波形信號(hào)發(fā)生器的研究內(nèi)容及發(fā)展的綜合概述。 從目前發(fā)展?fàn)顩r來看，國外數(shù)字信號(hào)發(fā)生器的研制和生產(chǎn)技術(shù)已經(jīng)較為成熟。本文根據(jù)信號(hào)波形的產(chǎn)生特點(diǎn)，采用基于 CPLD/FPGA 的 VHDL 硬件描述語言，仿真實(shí)現(xiàn)了多波形發(fā)生器的設(shè)計(jì)。傳統(tǒng)的信號(hào)發(fā)生器由于波形精度低 ,頻率穩(wěn)定性差等缺點(diǎn) ,已經(jīng)不能滿足許多實(shí)際應(yīng)用的需要。 ：任務(wù)書、開題報(bào)告、外文譯文、譯文原文（復(fù)印件）。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。 作者簽名： 日 期： 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交 的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 注 意 事 項(xiàng) （論文）的內(nèi)容包括： 1）封面（按教務(wù)處制定的標(biāo)準(zhǔn)封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關(guān)鍵詞 4）外文摘要、關(guān)鍵詞 5）目次頁（附件不統(tǒng)一編入） 6）論文主