存儲(chǔ)器復(fù)雜可編程邏輯器和現(xiàn)場(chǎng)可編程門陣列-全文預(yù)覽
【正文】 纜；（ 2）微機(jī)；（ 2） CPLD編程軟件。 生成編程數(shù)據(jù)文件 寫入CPLD 計(jì)算機(jī)根據(jù)用戶編寫的源程序運(yùn)行開(kāi)發(fā)系統(tǒng)軟件，產(chǎn)生相應(yīng)的編程數(shù)據(jù)和編程命令，通過(guò)五線編程電纜接口與 CPLD連接 。 OE=1, I/O引腳為輸出 CPLD的設(shè)計(jì)步驟 CPLD編程簡(jiǎn)介 自動(dòng)錯(cuò)誤定位（語(yǔ)法或違背邏輯設(shè)計(jì)原則），綜合和優(yōu)化（邏輯化簡(jiǎn)，層次化展開(kāi)為平面化），映射（實(shí)現(xiàn)小塊的邏輯塊），布局布線等 CPLD編程簡(jiǎn)介 編程過(guò)程（ Download或 Configure）：將編程數(shù)據(jù)寫入這些單元的過(guò)程。 可編程連接原理圖 內(nèi)部連線 宏單元或 I/O 連線 E 2 CMOS 管 T 當(dāng) E2CMOS管被編程為導(dǎo)通時(shí)，縱線和橫線連通；未被編程為截止時(shí)，兩線則不通 。 ? CPLD器件內(nèi)部含有多個(gè)邏輯塊，每個(gè)邏輯塊都相當(dāng)于一個(gè) GAL器件 。 RAM存儲(chǔ)容量的擴(kuò)展 2. 字?jǐn)?shù)的擴(kuò)展 — 用用 8K 8位的芯片組成 32K 8位的存儲(chǔ)系統(tǒng)。 CE ┇ A11 A0 DRAM的操作時(shí)序 存儲(chǔ)器容量的擴(kuò)展 位擴(kuò)展可以利用芯片的 并聯(lián)方式實(shí)現(xiàn) 。此時(shí)，系統(tǒng)中的微處理器在讀寫 SSRAM的同時(shí)，可以處理其他任務(wù)，從而提高了整個(gè)系統(tǒng)的工作速度。開(kāi)始讀 A3 數(shù)據(jù) I/O輸出 A6數(shù)據(jù) 。與 SRAM不同 , SSRAM的讀寫操作是在 時(shí)鐘脈沖節(jié)拍 控制下完成的。 碼制變換 －－ 把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲(chǔ)單元中的內(nèi)容即可。 集成電路 EPROM D7 ～ D0 PG M 輸出緩沖器 Y 選通 存儲(chǔ)陣列 CE OE 控制邏輯 Y 譯碼 X 譯碼 A16 ～ A0 VPP GND VCC AT27C010， 128K180。 出廠時(shí)，內(nèi)容全為 1，利用專用編程工具，將某些熔絲燒斷來(lái)改寫存儲(chǔ)內(nèi)容。 ?交點(diǎn)處有MOS管相當(dāng)存0，無(wú) MOS管相當(dāng)存 1。 固定 ROM 可編程 ROM PROM EPROM E2PROM SRAM (Static RAM)：靜態(tài) RAM DRAM (Dynamic RAM)： 動(dòng)態(tài) RAM 存儲(chǔ)器的分類 只讀存儲(chǔ)器 ROM的 定義與基本結(jié)構(gòu) 兩維譯碼 可編程 ROM 集成電路 ROM ROM的讀操作與時(shí)序圖 ROM的應(yīng)用舉例 只讀存儲(chǔ)器，正常工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲(chǔ)器。 ? 訪問(wèn)速度 ： Mbp 存儲(chǔ)器 RAM (RandomAccess Memory) ROM (ReadOnly Memory) RAM(隨機(jī)存取存儲(chǔ)器 ): 在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鳌? ? 字?jǐn)?shù) ：字的總量。 ? 了解 存儲(chǔ)器的存儲(chǔ)單元的組成及工作原理 。 ? 掌握 RAM、 ROM的工作原理及典型應(yīng)用 。 存儲(chǔ)器的主要性能指標(biāo)： 取快速度 —— 存儲(chǔ)時(shí)間短 存儲(chǔ)數(shù)據(jù)量大 —— 存儲(chǔ)容量大 ? 存儲(chǔ)容量（ M)：存儲(chǔ)二值信息的總量。 M＝字?jǐn)?shù) 位數(shù) ? 地址 ：為了區(qū)別各個(gè)不同的字，給每個(gè)字賦予一個(gè)編 號(hào)，稱為地址。 斷電后信息不會(huì)丟失，常用于 存放固定信息（如程序、常數(shù)等） 。交點(diǎn)處有二極管 相當(dāng)存 1，無(wú)二極管相當(dāng)存 0 當(dāng) OE=1時(shí)輸出為高阻狀態(tài) 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 0 1 地 址 A1 A0 D3 D2 D1 D0 內(nèi) 容 當(dāng) OE=0時(shí) A6 A7 A4 A5 D0 +VDD R R R R Y0 Y1 Y14 Y15 4線 | 16線 譯碼器 16 線 1 線數(shù)據(jù)選擇器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y ? ? ? ? ? ? ? ? ? 字線 存儲(chǔ) 矩陣 位線 ?字線與位線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。 故 PROM 中的內(nèi)容只能寫一次。 閃速存儲(chǔ)單元不像 E2PROM那樣一次只能擦除一個(gè)字，而是可以用一個(gè)信號(hào)，在幾毫秒內(nèi)擦除一大區(qū)段。使用時(shí)，根據(jù)輸入的地址 (角度 )，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。 觸發(fā)器與位線接通 靜態(tài) RAM特點(diǎn) 是： 只要不斷電，數(shù)據(jù)就永久保存 t AA 讀出單元的地址有效 t RC t OHA 地址 輸出數(shù)據(jù) 上一個(gè)有效數(shù)據(jù) 數(shù)據(jù)輸出有效 t L Z O E CE OE 數(shù)據(jù)輸出 數(shù)據(jù)輸出有效 t H Z C E t H Z O E t DOE t L Z C E t A C E t RC 高阻 3. SRAM的讀寫操作及時(shí)序圖 讀操作時(shí)序圖 時(shí)的讀操作1,0 ??? WEOECE同時(shí)有效時(shí)的讀操作地址預(yù)先有效或與 CEWE ,1?3. SRAM的寫操作及時(shí)序圖 寫操作時(shí)序圖 t HD tSD 地址有效 t WC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 t AW t SA t SC E t HA WE t SA t HD tSD 地址有效 t WC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 t AW t HA WE 寫入操作控制CE寫入操作控制WE A 1 A 0 輸入 寄存器 I / O OE WE CE 地址 寄存器 叢發(fā)控制邏輯 D 1 D 0 Q 1 Q 0 讀寫控制邏輯 A CP A DV 存儲(chǔ)陣列 地址譯碼 輸入驅(qū)動(dòng) 輸 出 放 大 A 1 A 0 寫地 址寄 存器 數(shù)據(jù)選擇器 同步靜態(tài)隨機(jī)存取存儲(chǔ)器 （ SSRAM） SSRAM是一種高速 RAM。開(kāi)始讀 A2 數(shù)據(jù) I/O輸出 A2數(shù)據(jù) 。開(kāi)始寫 A5數(shù)據(jù) , CP A1 A 2 A3 WE A DV CE A 1
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1