【正文】 基準參考脈沖。在本設(shè)計中，測頻模塊的具體設(shè)計思路為：首先將 A/D 轉(zhuǎn)換器轉(zhuǎn)換后的數(shù)據(jù)通過一個比較器得到測頻脈沖，由于本設(shè)計中的 A/D 將 0V 電壓轉(zhuǎn)換為 0x80，為避免在 0V 附近的小信號振蕩造成測頻誤差，將比較器的固定比較值設(shè)定為 0x88。 FIFO 的輸入信號有數(shù)據(jù)輸入信號，直接和 A/D 轉(zhuǎn)換器的輸入相連下；寫信號和寫使能信號，寫信號和上述頻率選擇信號相連，可以以合適的速率將數(shù)據(jù)寫入 FIFO，寫使能設(shè)置為永遠有效；讀信號和讀使能信號，這都有單片機發(fā)出的控制信號給出；異步清零信號則在每次寫 FIFO 前將其清空。在這種情況下，必須要在高速采集和低速處理之間建立相應(yīng)的緩沖途徑才能保證系統(tǒng)的正常工作。 波形選擇模塊 與 鍵盤控制模塊 設(shè)計 波形選擇用于按鍵選擇輸出的波形類型，采用一個按鍵，每按一次變換一種波形，選到最后一個之后又重頭開始。 直接對數(shù)模轉(zhuǎn)換芯片的電阻網(wǎng)絡(luò)的基準電壓進行調(diào)節(jié)， DAC0832 的基準電壓為177。不過，即使這樣，得到的波形依然很平滑，可以滿足設(shè)計要求。 輸出波形的頻率可由式 （ 21） 計算： Skff N osc ??? 20 式 （ 21） 其中， fosc為晶振頻率， k 為分頻系數(shù)， N為相位累加器位數(shù)， S為相位累加 器步長。將三角波變?yōu)檎也ㄊ墙?jīng)過一個非線性網(wǎng)絡(luò)（正弦波變換器）而得以實現(xiàn)，在這個非線性網(wǎng)絡(luò)中，當三角波的兩端變?yōu)槠交恼也ǎ瑥?2腳輸出。恒流源 I2和 I1 的大小可通過外接電阻調(diào)節(jié)，但必須 I2＞ I1。 三角波 、鋸齒波、矩形波 的合成 由于三角波、鋸齒波、矩形波波形變化是線性 ，因此不需要進 行 波形存儲 。相位寄存器可以將加法器在上一個時鐘作用后產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘的作用下繼續(xù)將相位數(shù)據(jù)與頻率控制字相加。它現(xiàn)將所需正弦波一個周期的離散樣點的幅值數(shù)字量存入 ROM 中，然后按一定的地址間隔（相位增量）讀出，并經(jīng) DA轉(zhuǎn)換器形成模擬正弦信號，再經(jīng)低通濾波器得到質(zhì)量較好的正弦信號， DDS 原理圖如下： DDS 能用于任意波形發(fā)生裝置 ,其原理每個波形存儲器中存儲一個周期的任意波形信號，每個周期由若干波形點構(gòu)成，每個點和相位一一對應(yīng)，所以又相當于一個相位 /振幅變換器，振幅信息通過 D/A轉(zhuǎn)換器生成階梯波形，經(jīng)過濾波得到需要的波形。10176。為了產(chǎn)生復(fù)合的多路復(fù)用信號，兩個模擬多路復(fù)用器的輸出在一個外部網(wǎng)絡(luò)中相加。外部音頻源可用 L 和 R 音頻信號分別驅(qū)動電阻網(wǎng)絡(luò)的上端和下端。fALIAS=m(2Nf SINE)，式 中 m= 3。這些電阻器的阻值要經(jīng)過加權(quán)以便提供 N=8 的正弦波近似采樣值。 19 kHz 導頻音包括一個基帶信號，而 L+R 信號和 LR信號則由以 38 kHz 為中心的 DSBSC（雙邊帶抑制載波）組成。 依次取出 ROM 中的數(shù)據(jù)，即可得到幅度上是階梯型 的正弦波。 方案一實現(xiàn)數(shù)字調(diào)幅，精度較高， 但 其輸出幅度無法連續(xù)，由于幅度本身是以模擬量輸出的，采用高精度的立式電位器調(diào)節(jié)已能滿足要求，故采用方案二。 基于 FPGA的數(shù)字波形發(fā)生器 2 方案二：通過預(yù)置 FPGA 的分頻系數(shù)以及 改變相位步進 調(diào)節(jié)頻率。 VC++對計算值的舍入是直接取整，因此方案一得到的數(shù)據(jù)有較大誤差，而且該方案編程復(fù)雜。 因此 采用方案三。 關(guān)鍵字： 門陣列 頻率合成 數(shù)模轉(zhuǎn)換 ABSTRACT ABSTRACT The system is implemented by programmed with VHDL base on FPGA. the system whose basic technique is DDFS (Direct Digital Frequency Synthesis) is integrated into a Xilinx’s SpartanⅡ XC2S100PQ208 FPGA chip that consisted of a frequency divider, a sine wave synthesizer, a triangular wave, rectangular wave and sawtooth wave generator, a wave selecting module and a keyboard module. The 8bit output data of the FPGA are converted by a D/AC and then amplified. By altering the phase increment, the frequency of the output wave can be changed. By altering the reference voltage of the D/AC resistances, the amplitude of the output wave can be adjusted. The system has a wide frequency range and is able to step evenly with the minimum of 10Hz. The frequency and the amplitude are in high accuracy. With the application of puter and microelectronic technique in measuring and the demand of waveform signal in many fields, the measurement field focuses on the Arbitrary Waveform Generator(AWG). Currently Direct Digital Synthesis (DDS) is adopted in order to fulfill AWG in foreign and domestic panies. The DDS technique adopts fulldigital synthesis methods. The generated signals have advantage of high frequency resolutions, fast frequency switching, continuous phase while frequency switching, Keywords: FPGA DDFS D/AC 目錄 i 目 錄 第一章 方案比較與論證 ……………………………………… ………………… 5 總體方案設(shè)計 …………………………………… … ………………… 5 波形數(shù)據(jù)的產(chǎn)生 ………………… ………………… ………………… 5 頻率調(diào)節(jié) …………………………………………… ………………… 5 幅度調(diào)節(jié) …………………………………………… ………………… 6 總體設(shè)計 …………………………………………… ……… ………… 6 第二章 單元電路設(shè)計 …………………………………………………………… 6 波形合成器的設(shè)計 …………………………………………………… 7 正弦波合成 ……………………………………………………… 7 三角波、鋸齒波、矩形波 的合成 ……………………………… 9 頻率與幅度調(diào)節(jié)的原理及實現(xiàn) ……………………………………… 10 ………………………………………… 10 ………………………………………………………… 11 波形選擇模 塊與鍵盤控制模塊設(shè)計 ………………………………… 11 FPGA接口與數(shù)模轉(zhuǎn)換電路設(shè)計 ……… ……………………………… 14 第三章 軟件設(shè)計 ………………………………………………………………… 14 正弦波合成器設(shè)計 ..………………………………………………… 14 正弦波波形數(shù)據(jù)產(chǎn)生 …………………………………………… 14 波形存儲器的設(shè)計 ……………………………………………… 15 目錄 ii 三角波、矩形波、鋸齒波發(fā)生器 …………………………………… 18 波形選擇模塊 …………… …………………………………………… 22 鍵盤控制模塊 ………………………………………………………… 26 第四章 系統(tǒng)測試 ………………………………………………………………… 28 第五章 結(jié)論 ……………………………………………………………………… 29 致謝 ………………………………………………………………………………… 30 參考文獻 ………… ………………………………………………………………… 31 第一章 方案比較與論證 1 第一章 方案比較與論證 總體 方案 設(shè)計 方案一： 采用鎖相環(huán) 鎖定 頻率 ，穩(wěn)定度和精確度高，但是頻率調(diào)節(jié)不便且調(diào)節(jié)范圍小，只能得到方波和正弦波，對其它波形需外加整型電路，使得系統(tǒng)復(fù)雜。 本文的研究工作為基于 USB 接口的任意波形發(fā)生器的研究。 系統(tǒng)的頻率范圍寬， 可 從 10Hz 到 10kHz 之間 等步進調(diào)節(jié)， 最小 步進 10Hz，幅度和頻率精度高。 系統(tǒng) 集成于一片 Xilinx 公司的 SpartanⅡ系列 XC2S100PQ208 芯片上， 核心 技術(shù)是 直接數(shù)字頻率合成 技術(shù) ，其中包括 固定 分頻器，正弦波合成器，三角波 、 矩形波 、鋸齒波 發(fā)生器 ， 波形選擇模塊， 鍵盤控制模塊 ，它們輸出的 8 位 數(shù)據(jù)通過 D/A 轉(zhuǎn)換并 經(jīng) 功率放大后即得所需波形 ，通過改變 相位步進 可調(diào) 頻 率 ， 通過改變 D/A 電阻網(wǎng)絡(luò)的 基準 電壓可調(diào) 幅度 。USB 是應(yīng)用在 PC領(lǐng)域內(nèi)的新型接口技術(shù)，作為外設(shè)的通用接口，具有傳輸速度快、支持熱插拔、具有較強的糾錯能力、具有自動探測設(shè)備的功能等特點。對 USB 驅(qū)動設(shè)計，固件編程做了相應(yīng)的分析?？刂粕细奖悖傻玫捷^寬頻率范圍的波形輸出，步進小。 兩種方案都是利用軟件計算波形參數(shù)的較佳方案 。 頻率調(diào)節(jié)