基于fpgadsp的軟件無線電通用平臺(tái)設(shè)計(jì)-全文預(yù)覽
【正文】 UC部分工作效果很好，其DAC輸出效果也是十分地好?！DC時(shí)鐘80M，抽取設(shè)定16，DUC中頻為10M，對(duì)采集的數(shù)據(jù)用MATLAB進(jìn)行計(jì)算結(jié)果如下圖所示。 DDC功率分辨率測(cè)試功率分辨率測(cè)試是系統(tǒng)本身對(duì)信號(hào)幅度變化的一個(gè)量化測(cè)試。DDC可以由系統(tǒng)隨時(shí)進(jìn)行配置，這樣可以減輕FPGA編程的壓力。AD6645的數(shù)字輸出電平與CMOS兼容。專用數(shù)字信號(hào)處理器（DSP）主要是通過軟件來實(shí)現(xiàn)數(shù)字基帶信號(hào)處理以及比特流控制、編碼解碼等高速的數(shù)據(jù)交換和處理功能?！〗邮蘸蠖藬?shù)字中頻處理系統(tǒng)接收后端是由高速ADC模塊、數(shù)字下變頻、抽取濾波處理模塊以及專用數(shù)字信號(hào)處理（DSP）模塊組成。數(shù)字上變頻DUC與DAC的實(shí)現(xiàn)采用AD公司的AD9857。本系統(tǒng)可以在一個(gè)板卡上完成軟件無線電的接收與發(fā)射功能，同時(shí)具有系統(tǒng)可以隨時(shí)配置的硬件DUC，使用者也可以采用FPGA實(shí)現(xiàn)軟核DUC的功能；FPGA和DSP都能進(jìn)行數(shù)據(jù)處理，為使用者提供了多重選擇；本系統(tǒng)在硬件設(shè)計(jì)上實(shí)現(xiàn)了可由PC機(jī)通過PCI總線隨時(shí)更新FPGA和DSP的功能，極大地方便了程序調(diào)試。PCI嵌入式內(nèi)核由各種控制器和一系列FIFO組成，它具有零等待狀態(tài)猝發(fā)連接能力，可提供高達(dá)600MB/s的PCI數(shù)據(jù)傳輸率，主要實(shí)現(xiàn)系統(tǒng)與PCI總線的連接。在每組的FPGA和DSP中都有自定義方式的外引線接到接插件，以方便擴(kuò)展功能。圖1 系統(tǒng)總體框圖DSP信號(hào)處理模塊主要用于針對(duì)TI的DSP相關(guān)的技術(shù)開發(fā)、應(yīng)用和仿真，板上集成了兩片TMS320C6713浮點(diǎn)DSP芯片，因而可極大地滿足通信、雷達(dá)、數(shù)字電視等高科技領(lǐng)域?qū)π盘?hào)處理實(shí)時(shí)性的要求。（以上兩段話被我重新改過，比較羅嗦，你看著刪一些）本文介紹了一種基于DSP+FPGA 的數(shù)字中頻處理通用平臺(tái)，以對(duì)軟件無線電的設(shè)計(jì)提供一種靈活的架構(gòu)，在這個(gè)平臺(tái)之上利用數(shù)字上變頻器和下變頻器以實(shí)現(xiàn)軟件無線電中頻信號(hào)的接收與發(fā)射功能，利用FPGA 的容量大、可編程實(shí)現(xiàn)很多功能，并結(jié)合DSP具有高速的信息處理能力的特點(diǎn)，可以靈活方便地對(duì)數(shù)據(jù)進(jìn)行處理，使得整個(gè)平臺(tái)結(jié)構(gòu)靈活，通用性強(qiáng)，易于擴(kuò)展。同時(shí)，支持基帶和中頻處理的能力又增加了系統(tǒng)的靈活性，也減小了制造成本[1,2]。實(shí)驗(yàn)表明，系統(tǒng)具有很好的穩(wěn)定性。本文提出采用FPGA＋DSP的處理結(jié)構(gòu)，結(jié)合高性能的DDC和DUC處理芯片，設(shè)計(jì)了一個(gè)通用軟件無線電平臺(tái)，并對(duì)系統(tǒng)的性能進(jìn)行了測(cè)試。軟件無線電能夠?qū)Χ喾N波形進(jìn)行基帶處理和數(shù)字中頻處理，而數(shù)字中頻處理能夠?qū)?shù)字信號(hào)處理的領(lǐng)域從基帶擴(kuò)展到射頻。DSP處理
語文相關(guān)推薦
鄂ICP備17016276號(hào)-1