【正文】 業(yè)出版社2013,27 [M].電子工業(yè)出版社, 2013,4[M]機械工業(yè)出版社,2013,9 9 10劉波文、. 北京航空航天大學出版社,2012,511 薩斯(Sass R.).FPGA嵌入式系統(tǒng)設計原理與實踐[M].清華大學出版社,[M].電子工業(yè)出版社,2013,313禇振勇、翁木云、 [M].西安電子科學大學出版社,14楊軍、[M].科學出版社,15Computer Architecture and Security: Fundamentals of Designing Secure Computer Systems Wang, Shuangbao Paul、 Ledley, Robert S. John Wiley amp。這四年里有快樂，有悲傷，看著自己一步步成長，伴隨的都是同窗之誼，師生之情。唐老師治學嚴謹，學識淵博，平易近人，在很多方面都給了我很多幫助。由于時間限制和自身所掌握的知識還不夠，本次設計還有很多缺點，特別是音頻處理方面還不夠完善，與當今社會的高技術人員開發(fā)出來的技術相比，還有巨大的差距，因此本課題的設計還有的很多地方，需要作進一步改進。 SOPC Builder生成系統(tǒng)后，可直接使用Nios II IDE設計C/C++應用程序代碼。在進行SOPC系統(tǒng)的構(gòu)架方面，本次設計主要應用Altera公司推出的FPGA/CPLD集成開發(fā)環(huán)境Quartus II完成。本次可以設計的另一個重難點是音頻編/解碼芯片WM8731的驅(qū)動設計，本章對其驅(qū)動代碼做了大致的描述，這部分的模塊主要控制WM8731對聲音信號進行錄制和播放，另外還有在其他模塊對于錄制和播放過程進行調(diào)整、控制、顯示，本章沒有一一列舉。數(shù)碼管顯示播放時長。 return bSuccess。 else if (record_sample_rate == 48000) AUDIO_SetSampleRate(RATE_ADC48K_DAC48K)。 AUDIO_SetLineOutVol(LINEOUT_DEFUALT_VOL, LINEOUT_DEFUALT_VOL)。 AUDIO_LineInMute(FALSE)。 // max 0x1F, min:0。 AUDIO_AdcEnableHighPassFilter(FALSE)。 AUDIO_MicMute(FALSE)。 AUDIO_SetInputSource(SOURCE_MIC)。圖1I2C總線讀（左）和寫（右）WM8731程序流程圖 WM8731驅(qū)動模塊設計音頻控制包括聲音的錄制和播放，同時通過按鍵對聲音大小進行控制，音頻模塊部分代碼的描述如下：bool init_audio(AUDIO_FUNC audio_func){ bool bSuccess = TRUE。圖1系統(tǒng)設計界面 人機接口介紹人機接口包括按鍵，數(shù)碼管，LCD，LED，開關等。所有軟件開發(fā)任務都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。圖1nios_audio模塊 頂層例化在SOPC Builder中把系統(tǒng)的外圍組件配置完成之后，編輯設計的頂層文件,，最后進行工程編譯，編譯完成后，芯片資源消耗如圖12所示。并連接標準MIC、Linein、Lineout接口以連接麥克風和耳機等外部設備。 硬件電路設計 SOPC系統(tǒng)設計本次課題有NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、鍵盤輸入、數(shù)碼管顯示，LCD控制器等幾個重要部分，其中NIOS II處理器、FLASH控制器、SDRAM控制器、I2C總線協(xié)議、音頻處理、GPIO、LCD控制器等是通過Avalon總線進行FPGA內(nèi)部的數(shù)據(jù)交互。Quartus II 是Altera公司的綜合性PLD開發(fā)軟件，支持原理圖、VHDL、Verilog HDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。PCIe (PIPE) 模塊的硬核 IP 支持根端口與端點配置。而其橋接應用。這四種音頻格式都是高位(MSB)在前，16～32位。圖右對齊模式 圖 I2S模式圖DSP模式通過對寄存器的不同配置，可以設置傳輸?shù)臄?shù)據(jù)格式。DAC－DAT始終為輸入信號，ADCDAT始終為輸出信號。數(shù)字音頻接口可以工作在主模式和從模式下。RADDR為34H，即WM8731的基址；DATAB158為寄存器地址，DATAB70為寄存器設置的參數(shù)；每傳輸一個字節(jié)都必須跟隨一個應答位ACK，應答時鐘脈沖由主器件生成。2線為MPU接口，3線為兼容SPI接口。通過對MODE端口的狀態(tài)來選擇控制接口類型。通過一個12MHz時鐘，、48kHz和96kHz等采樣率，以及MP3標準定義的其他采樣率，完全不需要一個獨立的鎖相環(huán)或晶振，并支持其他公用的主時鐘頻率。不僅如此，該芯片還可滿足麥克風直接輸入，同時擁有帶有側(cè)音混頻器的駐極體偏壓等優(yōu)點。圖基于FPGA的音頻處理系統(tǒng)其主要內(nèi)容包括對音頻編/解碼芯片WM8731的I2C總線配置模塊的設計方法。這種應用是指將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)向ASIC轉(zhuǎn)化。2）基于FPGA嵌入IP軟核的應用。設計者可使用匯編或C、C++等程序設計語言來進行嵌入式設計，編譯以及調(diào)試。基于Nios II的完整SOPC系統(tǒng)是一個既包含軟件同時也包含硬件的系統(tǒng)，因此在設計時，可分為硬件部分和軟件部分。SOPC技術不僅僅涉及到以處理器和實時多任務操作系統(tǒng)（RTOS）為重點的軟件設計技術和以信號完整性分析為基礎的高速電路設計技術，它還涉及目前及其熱門的軟硬件協(xié)同設計技術。顧名思義，可編程片上系統(tǒng)，即是用可編程邏輯技術把整個系統(tǒng)放到一塊硅片上。實現(xiàn)音頻信號的數(shù)字化處理一般有兩種實現(xiàn)方法:一種是采用專用或通用的信號處理器,通過處理器及一些輔助的結(jié)構(gòu)組建一個獨立的系統(tǒng)進行信號的實時處理,系統(tǒng)包括通用(專用)數(shù)字信號處理器芯片、接口芯片、存儲芯片、信號轉(zhuǎn)換芯片等組成。盡管現(xiàn)有的數(shù)字化處理技術較以前的技術已有所改善，但它們在音質(zhì)、封裝、性能、價格和核心技術方面還需要進行改進。而且，這些元件甚至不能滿足 CD機、汽車立體聲系統(tǒng)、DVD影碟機或MP3播放器等越來越普通的先進設備。16位數(shù)字錄音可以精確到6000分之一，而相當于數(shù)字分辨率為1213位的模擬錄音精確度只有8,000分之一。隨著時代的發(fā)展，新型音源出現(xiàn)了，幾乎完全進入了數(shù)字時代。模擬放大器是絕對線性的，在模擬放大器中，電源總處于接通狀態(tài)，耗用大量的電能，因此必須使用大量的散熱器件。利用發(fā)熱更少、效率更高的數(shù)字信號處理技術的設計工藝只是剛剛進入包括音頻在內(nèi)的許多市場。 音頻處理技術的發(fā)展隨著消費電子的快速發(fā)展，數(shù)字音頻技術的應用顯得越來越重要，對數(shù)字音頻技術的研究符合市場與科技需求。但可惜的是，他已經(jīng)無法享受這一派欣欣向榮的景象，Ross Freeman在1989年已經(jīng)與世長辭了，但是它的發(fā)明卻持續(xù)不斷地促進電子行業(yè)的進步與發(fā)展。FPGA是Ross Freema于1985年發(fā)明的，當時第一個FPGA采用2μm工藝，包含64個邏輯模塊和85000個晶體管，門數(shù)量不超過1000個，當時他所創(chuàng)造的 FPGA被認為是一項不切實際的技術，他的同事Bill Carter曾說：“這種理念需要很多晶體管，但那時晶體管是非常珍貴的東西。而近些年來使用范圍越來越廣泛，技術越來越成熟的FPGA器件對于解決對于解決音頻信號的高標準、高要求有著其獨特的優(yōu)勢。數(shù)字音頻處理技術涉及生活的方方面面,包括濾波器技術、數(shù)字信號處理、人工智能、模式識別、編碼學、等多個學科的知識,是信息化技術類學科當中發(fā)展極為迅速的一個方向之一。第 38 頁 共 38 頁基于FPGA的音頻處理系統(tǒng)畢業(yè)論文目錄摘要 11緒論 3 課題研究背景 3 課題來源 3 研究目的及意義 3 國內(nèi)外的研究現(xiàn)狀及發(fā)展趨勢 3 FPGA的發(fā)展歷程 3 音頻處理技術的發(fā)展 4 SOPC的特點及其應用 5 課題研究的內(nèi)容 72 器件介紹 8 WM8731 8 WM8731概述 8 WM8731控制接口 8 數(shù)字音頻接口 9 FPGA芯片介紹 123 硬件電路 13 硬件開發(fā)環(huán)境 13 硬件電路設計 13 SOPC系統(tǒng)設計 13 WM8731的外圍電路 13 nios_audio模塊 14 頂層例化 154 SOPC系統(tǒng)軟件程序設計 16 軟件開發(fā)環(huán)境 16 人機接口介紹 17 各功能模塊實現(xiàn)方案 17 I2C總線 17 WM8731驅(qū)動模塊設計 18 20 結(jié)果展示 21 本章小結(jié) 225 總結(jié)與展望 23致謝 24參 考 文 獻 25附錄 261緒論 課題研究背景 課題來源 隨著數(shù)字記錄技術和大規(guī)模集成 電路技術的迅速發(fā)展,消費類電子產(chǎn)品正以日新月異的新姿展現(xiàn)在當代人的面前,音響類 娛樂產(chǎn)品的多樣化、小型化與數(shù)字化及品種的琳瑯滿目豐富了音響產(chǎn)品市場,滿足了多層次消費者的不同需要。 研究目的及意義隨著消費電子的快速發(fā)展，數(shù)字音頻技術的應用顯得越來越重要，對數(shù)字音頻技術的研究符合市場與科技需求。由于乘法器龐大的結(jié)構(gòu),占用了系統(tǒng)芯片上的大部分面積,消耗了大部分功率,使得音頻處理系統(tǒng)在體積和處理速度上存在著不足,所以傳統(tǒng)的數(shù)字濾波器不能很好的滿足家用和便攜式音頻處理器對體積小、功耗小信號處理速度高的要求。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。在短短的幾年時間內(nèi)，正如Ross所預言的，出現(xiàn)了數(shù)十億美元的現(xiàn)場可編程門陣列（FPGA）市場。隨著FPGA集成度的不斷增加，其內(nèi)部的片內(nèi)外設也越來越多，可集成SRAM、Flash、AD、RTC等外設，真正用單芯片方案完成系統(tǒng)設計，所以我們所理解的FPGA最底層是一些實實在在的門電路構(gòu)成的，然后由門電路構(gòu)成最小的物理邏輯單元，然后再通過布線層將這些最小物理邏輯單元連接成用戶需要的特定功能，我們所需要控制的僅僅是布線層之間的互連開關，這也是我們編程的對象，通過這些開關來改變功能。盡管晶體管比烤得整個房間發(fā)熱的電子管更具效率，但只是迅速取代了真空管，實際上基本未觸動上游信號源。早在20世紀60年代，集成電路的發(fā)展就為顯著提高音質(zhì)提供了一個物美價廉的手段，并有力地促進了電子產(chǎn)品的小型化。例如，Vinyl源產(chǎn)生劈哩啪啦的各種噪音；音質(zhì)好一點的磁帶源則有嘶嘶聲，使系統(tǒng)動態(tài)范圍至多只有60分貝。數(shù)字記錄設備和輸出生成非常精確的聲音。典型的D類數(shù)字放大器，有些具有模擬輸入，有些具有數(shù)字輸出，不能滿足上述目標，因為盡管它們成本低和效率高，但缺乏生成精確音頻所需的分辨率。理論上，數(shù)字音頻信號是沒有噪聲的，它被作為一系列的“0”和“1”加以處理，沒有給可能引起微小失真的噪聲留下任何空間。數(shù)字化信號處理技術能較好地完成此類任務,能很好地完成音頻信號合成、編輯、效果處理、存儲、傳輸?shù)裙ぷ?但是數(shù)字化音頻處理技術,也并不是要全部釆用數(shù)字信號而忽略模擬信號的處理,而是數(shù)字信號處理和模擬信號處理相結(jié)合,做到揚長避短,用數(shù)字化處理技術來完成傳統(tǒng)音頻處理無法或難以完成的部分,盡可能實現(xiàn)輸出信號完美的音質(zhì),做到數(shù)字處理與模擬處理的和協(xié)統(tǒng)一是信號處理技術唯一目的。 SOPC的特點及其應用SOPC即可編程片上系統(tǒng)，它是SystemonaProgrammableChip的縮寫。SOPC設計技術基本上涵蓋了嵌入式系統(tǒng)設計技術相關的全部內(nèi)容，這也體現(xiàn)了其巨大的優(yōu)越性。SOPC包含了SOC和PLD、FPGA各自的優(yōu)點，其基本特征，可總結(jié)如下：1) 包含至少一個嵌入式處理器內(nèi)核；2) 具有小容量片內(nèi)高速RAM資源；3) 可供選擇的IP Core資源相當豐富；4) 片上可編程邏輯資源豐富；5) 處理器調(diào)試接口以及FPGA編程接口；6) 部分可編程模擬電路可能包含其中；7) 低功耗、單芯片、微封裝。完成硬件部分的開發(fā)后，SOPC Builder可自動生成與自定義CPU和外設地址映射、外設系統(tǒng)、存儲器等相應的軟件開發(fā)包SDK，然后在此基礎上，進入軟件開發(fā)流程。這種設計可使得SOPC系統(tǒng)中硬件設計軟件功能有機結(jié)合，高效地完成SOPC系統(tǒng)設計。3）基于HardCopy技術的應用。本次設計涉及到的內(nèi)容有基于NIOS II的SOPC系統(tǒng)構(gòu)架，音頻信號的錄放，WM8731芯片的控制，I2C協(xié)議，SDRAM的讀寫。該器件可以提供CD音質(zhì)的音頻錄音和回放，芯片自帶集成耳機驅(qū)動器的立體聲音頻編解碼器，采樣率范圍8kHz – 96kHz，在一定模式下可直接生成一般MP3的所有采樣率(incl. )。WM8731帶有一個片上時鐘發(fā)生器，支持多種時鐘模式?？刂破骺赏ㄟ^控制接口對WM8731中的寄存器進行編程配置，該控制接口符合的SPI（三線操作）和I2C（雙線操作）規(guī)范。它具有2線和3線兩種模式。本開發(fā)板電路中MODE為0，本設計采用2線模式對WM8731進行控制。表一、WM8731內(nèi)部寄存器地址及其功能介紹：寄存器地址00H02H04H06H08H0A0C0E