freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于dds的am調(diào)制-全文預覽

2025-07-15 15:41 上一頁面

下一頁面
  

【正文】 用循環(huán)計數(shù)方式,不再另外設置清零端。即通過改變數(shù)據(jù)取樣間隔,從而改變輸出頻率,達到頻率可控。完成以上過程即完成了ROM數(shù)據(jù)的配置。 工作原理介紹在進行正式的實驗操作前,我們需要先了解DDS的具體實現(xiàn)原理,方能進行設計。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。因此,頻率時間等于頻率控制字的傳輸,也就是一個時鐘周期的時間。(1) 輸出頻率相對帶寬較寬 輸出頻率帶寬為50%fs(理論值)。DDS是直接數(shù)字式頻率合成器(Direct Digital Synthesizer)的英文縮寫。并且通過修改存儲器ROM 中的數(shù)據(jù)來提高精度和設計圖形。還具有相位清零功能以及波形切換功能。關鍵字:數(shù)字頻率合成 頻率字 相位字 精度提高 Abstract The experiment is to design the Direct Digital Synthesizer (DDS) with the Quartus II. The designed synthesizer should be able to change the phase and frequency ,and it also can set the phase to zero or change the waves. In addition, we can set the data in the ROM to improve the accuracy of the DDS and design special figures.The text is mainly to introduce the methods, principle, and operations. We also talk about the problems and solutions in the experiment.Key words Direct Digital Synthesizer frequency phase improve accuracy目 錄1.引言 …………………………………………………………(4)2.設計要求 ……………………………………………………(6)3.工作原理介紹 ………………………………………………(7)4.各個子模塊設計原理 ………………………………………(8) 4.1 頻率預置與調(diào)節(jié)電路 …………………………………(8) 4. 2 累加器模塊 …………………………………………(9) 4.3 波形存儲模塊 ………………………………………(11) 4.4 D/A轉(zhuǎn)化器與低通濾波器 …………………………(12) 4.5 調(diào)制與解調(diào)電路 ……………………………………(13) 4. 6 顯示測頻模塊 ………………………………………(15) 4. 6.1 測頻模塊 ……………………………………(15) 4. 6.2 顯示模塊 ……………………………………(17) 4. 7 脈沖發(fā)生電路 ………………………………………(18)5.仿真結果 ……………………………………………………(20)6.設計結論和感想 ……………………………………………(22)7.實驗總結 ……………………………………………………(23)8.參考文獻 ……………………………………………………(24)引言DDS 同DSP(數(shù)字信號處理)一樣,是一項關鍵的數(shù)字化技術。 DDS的性能特點:DDS在相對帶寬、頻率轉(zhuǎn)換時間、高分頭放力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平,為系統(tǒng)提供了優(yōu)于模擬信號源的性能。事實上,在DDS的頻率控制字改變之后,需經(jīng)過一個時鐘周期之后按照新的相位增量累加,才能實現(xiàn)頻率的轉(zhuǎn)換。 (3) 頻率分辨率極高 若時鐘fs的頻率不變,DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。正文 設計要求1. 基本設計要求a) 利用QuartusII軟件和SmartSOPC實驗箱來實現(xiàn)DDS調(diào)制器的設計;b) DDS中的波形存儲器模塊用Altera公司的Cyclone系列FPGA芯片中的RAM實現(xiàn),RAM結構配置成21210類型;c) 具體參數(shù)要求:頻率控制字K取4位;基準頻率fc=1MHz,由實驗板上的系統(tǒng)時鐘分頻得到;d) 系統(tǒng)具有清零和使能的功能;e) 利用實驗箱上的D/A轉(zhuǎn)換器件將ROM輸出的數(shù)字信號轉(zhuǎn)換為模擬信號,能夠通過示波
點擊復制文檔內(nèi)容
畢業(yè)設計相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1