【正文】 i/4096。 圖7 音頻信號封裝模型 圖8 調(diào)制信號封裝模型圖9 音頻信號發(fā)生電路圖10 調(diào)制信號發(fā)生電路由電路圖可以看出音頻信號和調(diào)制信號采用同樣的發(fā)生方法，其結(jié)構(gòu)類似。其中的加法器用VHDL語言編寫，寄存器則由硬件實現(xiàn)。圖1 DDS實現(xiàn)的原理圖根據(jù)以上的原理圖，下面以正弦波為例，對各個部分進(jìn)行簡單介紹。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣泛使用在電信與電子儀器領(lǐng)域，是實現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。216。波形存儲器，即為ROM，用于存儲波形數(shù)據(jù)。具體實現(xiàn)如下：加法器：library ieee。故分析時，僅以音頻信號為例。t=[0:T:2*piT]。各模塊均由VHDL語言編寫，具體實現(xiàn)如下：——mul模塊LIBRARY ieee。event and clk=39。end beh。result=P(24 downto 15)。ledseg: out std_logic_vector(6 downto 0))。event AND A=39。其中一種過調(diào)制波形截圖如下:圖20 過調(diào)制波形（注：此時需要修改音頻和載波模塊內(nèi)部累加器的參數(shù)。 參考文獻(xiàn)1) 《EDA設(shè)計實驗指導(dǎo)書》 南京理工大學(xué) 電子技術(shù)中心2) 《數(shù)字電路》 蔣立平 編著 南京理工大學(xué)翻印3) 《電子設(shè)計自動化應(yīng)用計術(shù)》 高等教育出版社 2004年11月版4) 25。如何減小這一影響也是研究的方向。)THENIF (counter1 = md) THENcounter1 :=0。architecture beh of seg isbegin with bcd_led selectledseg=1000000 when 0000,0 1111001 when 0001,1 0100100 when 0010,2 0110000 when 0011,3 0011001 when 0100,4 0010010 when 0101,5 0000010 when 0110,6 1011000 when 0111,7 0000000 when 1000,8 0010000 when 1001,9 0001000 when 1010,10 0000011 when 1011,11 1000110 when 1100,12 0100001 when 1101,13 0000110 when 1110,14 0001110 when 1111,15 1111111 when others。END PROCESS。USE 。) THEN result=X*p。USE 。 B=round(A)。頻率控制字與總電路中的頻率控制字類似。use 。完成以上過程即完成了ROM數(shù)據(jù)的配置。（1） 輸出頻率相對帶寬較寬 輸出頻率帶寬為50%fs（理論值）。關(guān)鍵字：數(shù)字頻率合成 頻率字 相位字 精度提高 Abstract The experiment is to design the Direct Digital Synthesizer (DDS) with the Quartus II. The designed synthesizer should be able to change the phase and frequency ,and it also can set the phase to zero or change the waves. In addition, we can set the data in the ROM to improve the accuracy of the DDS and design special figures.The text is mainly to introduce the methods, principle, and operations. We also talk about the problems and solutions in the expe