【正文】 半雙工的通信才能確定DCE已由接收方向改為發(fā)送方向，這時線路才能開始發(fā)送。 　?。?）地線 ： 　　　GND、——保護(hù)地和信號地，無方向。此線也叫做數(shù)據(jù)載波檢出(Data Carrier dectectionDCD）線。 　　這對RTS/CTS請求應(yīng)答聯(lián)絡(luò)信號是用于半雙工MODEM系統(tǒng)中發(fā)送方式和接收方式之間的切換。 　　請求發(fā)送(Request to sendRTS)——用來表示DTE請求DCE發(fā)送數(shù)據(jù)，即當(dāng)終端要發(fā)送數(shù)據(jù)時，使該信號有效（ON狀態(tài)），向MODEM請求發(fā)送。常用的只有10根，它們是：（1）聯(lián)絡(luò)控制信號線： 　　數(shù)據(jù)發(fā)送準(zhǔn)備好（Data set readyDSR)——有效時（ON）狀態(tài)，表明MODEM處于可以使用的狀態(tài)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”。 　　第三部分是供電。由11114腳構(gòu)成兩個數(shù)據(jù)通道。 圖7 MAX232芯片引腳介紹 第一部分是電荷泵電路。晶振核心板上提供了高精度、高穩(wěn)定性50MHz的有源晶振，晶振所輸出的脈沖信號直接與FPGA的時鐘輸入引腳相連。 圖5 FPGA系統(tǒng)平臺功能框圖JTAG調(diào)試接口 在FPGA開發(fā)過程中，JTAG是一個比不可少的接口，因為開發(fā)人員需要下載配置數(shù)據(jù)到FPGA。1 8位動態(tài)七段碼管LED顯示。 2個PS2鍵盤/鼠標(biāo)接口。 1個標(biāo)準(zhǔn)串行接口?？筛鼡QEP2C20F484C8等其它核心板。同時，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計需求來更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。同時，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計需求來更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。（4）VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 字符的同步由起始位和停止位來實現(xiàn)。在輸出數(shù)據(jù)流中加入啟停標(biāo)記，并從接收數(shù)據(jù)流中刪除啟停標(biāo)記。有一點要注意的是，它提供了RS232C數(shù)據(jù)終端設(shè)備接口，這樣計算機(jī)就可以和調(diào)制解調(diào)器或其它使用RS232C接口的串行設(shè)備通信了。（2）設(shè)計波特率為9600bit/s（3）收發(fā)數(shù)據(jù)幀格式定義為：1位起始位，8位數(shù)據(jù)位和1位停止位。或者設(shè)計上用到了FPGA/CPLD器件，那么我們就可以將所需要的UART功能集成到FPGA內(nèi)部。FPGA的設(shè)計難點：1）不同時鐘域轉(zhuǎn)換2）高速電路設(shè)計，信號完整性3）降低功耗UART（即Universal Asynchronous Receiver Transmitter 通用異步收發(fā)器）是一種應(yīng)用廣泛的短距離串行傳輸接口。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。在嵌入式系統(tǒng)中，嵌入式CPU往往要通過各種串行數(shù)據(jù)總線與“外界”進(jìn)行通信。、發(fā)展趨勢及存在的主要問題它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。FPGA/CPLD器件與單片機(jī)、ARM等器件不同，內(nèi)部沒有集成UART，因此要實現(xiàn)串行通信，必須要獨立開發(fā)UART模塊。論文的主要目標(biāo)是利用FPGA實現(xiàn)UART的功能與PC機(jī)實現(xiàn)串口通信，UART的功能模塊通過MAX232將電平轉(zhuǎn)換后與PC機(jī)相連達(dá)到設(shè)計目的。目 錄任務(wù)書………………………………………………………………………………….Ⅰ開題報告……………………………………………………………………………….Ⅱ指導(dǎo)教師審查意見…………………………………………………………………….Ⅲ評閱教師評語………………………………………………………………………….Ⅳ答辯會議記錄 …………………………………………………………………………Ⅴ中文摘要……………………………………………………………………………….Ⅵ外文摘要……………………………………………………………………………….Ⅶ前 言 11 引言 1 課題來源 1 課題研究的研究背景 1 國內(nèi)外的發(fā)展現(xiàn)狀、發(fā)展趨勢及存在的主要問題 2 課題研究的指導(dǎo)思想與技術(shù)路線 3 基于FPGA串口設(shè)計的技術(shù)要求 42 UART原理介紹 5 53 方案選擇 6 設(shè)計語言的選擇 6 電平轉(zhuǎn)換方式的選擇 7 FPGA核心芯片的選擇 74 系統(tǒng)硬件設(shè)計 9 器件芯片介紹 9 系統(tǒng)硬件框圖 14 主要組成電路分析 14 總電路圖設(shè)計 175 系統(tǒng)軟件設(shè)計 17 主程序流程圖 17 中斷子程序流程圖 19 DDS控制軟件設(shè)計 19 AD7886 軟件驅(qū)動設(shè)計 20 系統(tǒng)源程序 216 制作位移測量裝置的步驟 217 總結(jié) 22參考文獻(xiàn) 23致 謝 24附錄1 25附錄2 26附錄3 27基于FPGA的串口設(shè)計［摘要］隨著微電子技術(shù)的快速發(fā)展。本設(shè)計是基于FPGA的嵌入式UART模塊化設(shè)計方法，將UART模塊集成到FPGA上，而這些模塊功能全部基于VHDL硬件描述語言,并通過有限狀態(tài)機(jī)來實現(xiàn)，增強了設(shè)計的靈活性,降低了成本。［關(guān)鍵字］FPGA UART VHDL PC機(jī) MAX232 The Design Of Serial Base on FPGAFeng Ran: Chen Xiaojing, Electronic InformationChenXiaojing: Electronic Information [Abstract] With the rapid development of microelectronics technology, electronic equipment bee smaller and integrated．in the continuous upgrading of equipment requlrements at the same time，also called lowpower devices，small size，light weight，high reliability．UART because of its high reliability, long transmission distance ﹑lines bee broader and simple serial data munication circuit, but now most of the munication with the UART integrated circuit chip, high cost, circuit plexity, less portable, and other shortings. The design is based on modular FPGA design methodology for embedded UART, UART modules will be integrated into the FPGA, all based on these modules feature hardware description language VHDL and implemented through the finite state machine, and enhance design flexibility, reduced costs.前 言隨著FPGA/CPLD器件在控制領(lǐng)域的廣泛使用，開發(fā)嵌于FPGA/CPLD器件內(nèi)部的通用異步收發(fā)器，以實現(xiàn)FPGA/CPLD開發(fā)系統(tǒng)與PC機(jī)之間的數(shù)據(jù)通信是很有實際意義的。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。 通用異步收發(fā)器(Universal Asynchronous Receiver/Transmitter）, 簡稱為UART ) 由于具有數(shù)據(jù)通信時需要的連線少, 具有相關(guān)工業(yè)標(biāo)準(zhǔn)提供的標(biāo)準(zhǔn)的接口電平規(guī)范等優(yōu)點, 在工業(yè)控制領(lǐng)域被廣泛采用. 近年來, 隨著FPGA/ CPLD 器件在控制領(lǐng)域的廣泛使用, 開發(fā)嵌于FPGA/ CPLD 器件內(nèi)部的通用異步收發(fā)器, 以實現(xiàn)FPGA/ CPLD 開發(fā)系統(tǒng)與PC 機(jī)之間的數(shù)據(jù)通信引起了FPGA / CPLD 領(lǐng)域研究人員的關(guān)注. 為此,本設(shè)計基于FPGA 器件設(shè)計了符合RS 232 標(biāo)準(zhǔn)的U ART , 便于實現(xiàn)FPGA/CPLD開發(fā)系統(tǒng)與PC 機(jī)之間的串口數(shù)據(jù)交換。利用可編程器件實現(xiàn)UART功能模塊，既可以滿足產(chǎn)品類別的需求又可以在使用中根據(jù)實際情況增減配置，是我們在設(shè)計中值得考慮的一種方法。 FPGA是英文 Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。 FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程。如8250、825NS16450等芯片都是常見的UART器件，這類芯片已經(jīng)相當(dāng)復(fù)雜，有的含有許多輔助的模塊（如FIFO），有時我們不需要使用完整的UART的功能和這些輔助功能。 （1）設(shè)計出能完成串行數(shù)據(jù)發(fā)送和接收的的串口，可實現(xiàn)與PC機(jī)的通訊。 　　UART是用于控制計算機(jī)與串行設(shè)備的芯片。在輸出的串行數(shù)據(jù)流中加入奇偶校驗位，并對從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗。圖1 UART數(shù)據(jù)傳輸結(jié)構(gòu)圖 UART 幀的格式UART 幀的格式包括線路空閑狀態(tài)（i